《基于FPGA的数字钟设计》由会员分享，可在线阅读，更多相关《基于FPGA的数字钟设计（28页珍藏版）》请在金锄头文库上搜索。
1、基基于于FPGA的的数数字字钟钟设设计计学院：电子信息工程学 院 专业：电子设计自动化班级：1 班姓名：XXX 学号：201210525XXX 摘摘 要要伴随着集成电路技术的发展, 电子设计自动化(EDA)技术逐渐成为数字电路设计的重要手段。 基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息，通信，自动控制，计算机等领域的重要性日益突出。本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusII作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计
2、目标。系统主芯片采用CycloneII系列EP2C35F672C8。采用自顶向下的设计思想，将系统分为五个模块:分频模块、计时模块、报时模块、显示模块、顶层模块。用VHDL语言实现各个功能模块, 图形输入法生成顶层模块. 最后用QuartusII软件进行功能仿真, 验证数字钟设计的正确性。测试结果表明本设计实现了一个多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。关键词：关键词：EDA 技术；FPGA；数字钟；VHDL 语言；自顶向下AbstractAccompanied by the development of inte
3、grated circuit technology, electronic design automation (EDA) technology is becoming an important means of digital circuit design. FPGA EDA technology development and expansion of application fields and in-depth, the importance of EDA technology in the field of electronic information, communication,
4、 automatic control, computer, etc. have become increasingly prominent.This design gives a FPGA-based multifunctional digital clock using EDA as a development tool, VHDL language and graphical input hardware description language, the QuartusII as a platform for running the program, written procedures
5、 debugging and running, the waveform simulation downloaded to the FPGA chip to achieve the design goals.The main system chip CycloneII series EP2C35F672C8. Adopted a topdwn design ideas, the system is divided into five modules: frequency module, timing module, timer module, display module, the top-l
6、evel module. With VHDL various functional modules, graphical input method to generate the top-level module. Last QuartusII under simulation, to verify the correctness of the digital clock design.The test results show that the design of a multifunctional digital clock, with seconds time display, 24-h
7、our cycle timing; has a school, cleared, and the whole point timekeeping functions.Key words: EDA technology; FPGA; VHDL language; top-down; digital clock目录目录1 绪论.41.1 研究背景.41.2 研究目的.51.3 研究方法和内容.52 本软件开发环境.52.1 FPGA 简介.52.1 .1 FPGA 概述.62.1.2 FPGA 基本结构.6图 2-1 CLB 基本结构.82.1.3 FPGA 系统设计流程.82.1.4 FPGA
8、开发编程原理.102.2 QuartusII 设计平台.102.2.1 软件开发环境及基本流程.102.2.2 软件的具体设计流程.113 总体设计方案.123.1 数字钟的硬件构成原理.123.2 软件设计的功能框图和流程框图.134 软件设计与功能实现.154.1 分频模块功能的软件设计与实现.154.2 计时校时模块功能的软件设计与实现.164.3 整点报时模块功能的软件设计与实现.174.4 扫描译码显示模块功能的软件设计与实现.174.5 顶层模块功能的软件设计与实现.185 系统功能调试及分析.186 结论及展望.196.1 结论.196.2 展望.20参考文献.22附录.23基于基于 FPGAFPGA 的数字钟设计的数字钟设计1 绪论绪论现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越
