计算机组成原理2011秋参考答案

上传人:mg****85 文档编号:37017556 上传时间:2018-04-05 格式:DOC 页数:4 大小:64KB
返回 下载 相关 举报
计算机组成原理2011秋参考答案_第1页
第1页 / 共4页
计算机组成原理2011秋参考答案_第2页
第2页 / 共4页
计算机组成原理2011秋参考答案_第3页
第3页 / 共4页
计算机组成原理2011秋参考答案_第4页
第4页 / 共4页
亲,该文档总共4页,全部预览完了,如果喜欢就下载吧!
资源描述

《计算机组成原理2011秋参考答案》由会员分享,可在线阅读,更多相关《计算机组成原理2011秋参考答案(4页珍藏版)》请在金锄头文库上搜索。

1、 第 1 页( 共 4 页)计算机组成原理一、单项选择题 1.挂接在总线上的多个部件_B_。 A.只能分时向总线发送数据,并只能分时从总线接收数据B.只能分时向总线发送数据,但可同时从总线接收数据C.可同时向总线发送数据,并同时从总线接收数据D.可同时向总线发送数据,但只能分时从总线接收数据2.中断向量地址是_C_。 A.子程序入口地址;B.中断服务程序入口地址;C.中断服务程序入口地址的地址。3.采用 DMA 方式传送数据时,每传送一个数据要占用_C_的时间。 A.一个指令周期;B.一个机器周期;C.一个存储周期。4.某存储器容量为 64K16 位,则_B_。 A.地址线为 16 根,数据线

2、为 15 根B.地址线为 16 根,数据线为 16 根C.地址线为 32 根,数据线为 16 根D.地址线为 15 根,数据线为 16 根5.I/O 编址方式通常可分统一编址和不统一编址,_B_。 A.统一编址就是将 I/O 地址看作是存储器地址的一部分,可用专门的 I/O 指令对 设备进行访问;B.不统一编址是指 I/O 地址和存储器地址是分开的,对 I/O 访问必须有专门和 I/O 指令。C.统一编址是指 I/O 地址和存储器地址是分开的,可用访存指令实现 CPU 对设备 的访问。第 2 页( 共 4 页)6.补码 10110110 代表的是十进制负数_A_ A-74B-54C-68D-4

3、87.浮点加减中的对阶是_A_。 A.将较小的一个阶码调整到与较大的一个阶码相同B.将较大的一个阶码调整到与较小的一个阶码相同C.将被加数的阶码调整到与加数的阶码相同D.将加数的阶码调整到与被加数的阶码相同8.单地址指令_D_。 A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.无处理双操作数的功能D.既能对单操作数进行加工处理,也能在隐含约定另一操作数(或地址)时,对双 操作数进行运算9.主存储器和 CPU 之间 Cache 的目的是_A_。 A.解决 CPU 和主存之间的速度匹配问题B.扩大主存储器的容量C.扩大 CPU 中通用寄存器的数理D.即扩大主存容量又扩大 CPU 通

4、用寄存器的数量10. 微程序控制器中,机器指令与微指令的关系是_B_。 A.每一条机器指令由一条微指令来执行;B.每一条机器指令由一段用微指令编成的微程序来解释执行;C.一段机器指令组成的程序可由一个微程序来执行二、填空题 1.某定点机整数格式字长 16 位(包含 1 位符号位) ,当 x 采用补码表示时,x补的最 大正数值是_32767_,最小负数值是_-32768_。2.主存可以和_CPU_、_Cache_和_外存_交换信息,外存可以和_第 3 页( 共 4 页)主存_交换信息,Cache 可以和_CPU_、_主存_交换信息。3.集中式总线控制可分为_链式查询方式_ 、_计数器定时查询方式

5、 _和_独立请求方式_三种。其中_独立请求方式_响应时间员 快。4.微指令格式可分为_水平_型和_垂直_型两类,其中_垂直_型微指令 用较长的微程序结构换取较短的微指令结构。 5.实现机器指令的微程序一般存放在_控制存储器_中,而用户程序存放在_ 数据存储器_,前者的速度比后者_快_。 6. (25.6)八(_11001.1001_ _)十7.补码 10110010 代表的是十进制负数 -78 。三、简答题 1.动态存储器 RAM 和静态存储器 RAM 各依靠什么来存储信息?分别说明它们的优缺 点。 静态 RAM 使用某种触发器来储存每一位内存信息,存储单元使用的触发器是由引线将 4-6 个晶

6、体管连接而成,无须刷新。DRAM 的存储单元只是一个电容,在存储过程中, 必须刷新数据,否则由于漏电流作用,存储的数据就会无法判别,导致数据丢失。 静态 RAM 速度快,但单位价格高。动态 RAM 价格便宜但速度慢,而且必须不断刷新。2.什么是“程序访问的局部性”?存储系统中哪一级采用了程序访问的局部性原理?程序运行的局部性原理指:在一小段时间内,最近被访问过的程序和数据很可能再次被 访问;在空间上,这些被访问的程序和数据往往集中在一小片存储区;在访问顺序上, 指令顺序执行比转移执行的可能性大 。存储系统中 Cache-主存层次和主存-辅存层次均 采用了程序访问的局部性原理。3.何谓多重中断?

7、如何保证它的实现? 多重中断:CPU 在响应处理中断的过程中,允许响应处理更高级别的中断请求,这种方 式称为多重中断。 实现方法:在中断服务程序的起始部分用一段程序来保存现场,送新屏蔽字以取屏蔽同 级别和低纸别的中断请求、然后开中断,这样 CPU 就可响应更高级别的中断请求,实现 多重中断。 4.试比较程序查询方式、程序中断方式和 DMA 方式对 CPU 工作效率的影响。 程序查询方式:是 CPU 的操作和外围设备的操作能够同步,但是外围设备动作很慢,程 序进入查询循环时将白白浪费掉 CPU 很多时间。所以 CPU 工作效率很低。 程序中断方式:外围设备用来“主动”通知 CPU,当一个中断发生

8、时,CPU 暂停它的现行第 4 页( 共 4 页)程序,而转向中断处理程序,从而可以输入或输出一个数据。当中断处理完毕后,CPU 又返回到它原来的任务,并从它停止的地方开始执行程序。与程序查询方式相比,对 CPU 工作效率的影响有所减少。 DMA 方式:DMA 控制器从 CPU 完全接管对总线的控制,数据交换不经过 CPU,而直 接在内存和外围设备之间进行,以高速传送数据。所以 DMA 方式对 CPU 工作效率的影 响大大减少。四、计算题 1.己知十进制数 X52,Y122,设机器数字长 8 位(含 1 位符号位),计算X+Y补和X-Y补,并给出相应的 Z(零标志)、V(溢出标志)和 C(进位标志)。X 的补码=11001100,Y 的补码=01111010,Y 的补码=10000110X+Y11001100+ 01111010101000110X+Y=(01000110)=70Z(零标志)=0, V(溢出标志)=0,C(进位标志)=1。X-Y11001100+ 10000110101010010溢出Z(零标志)=0, V(溢出标志)=1,C(进位标志)=1。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 生活休闲 > 科普知识

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号