《【硕士论文】基于多CORDIC核结构的直接数字频率合成器设计》由会员分享，可在线阅读，更多相关《【硕士论文】基于多CORDIC核结构的直接数字频率合成器设计（62页珍藏版）》请在金锄头文库上搜索。
1、华中科技大学硕士学位论文基于多CORDIC核结构的直接数字频率合成器设计姓名：彭帅申请学位级别：硕士专业：微电子学与固体电子学指导教师：张科峰20080520华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 摘 要 几乎所有的复杂电子系统中，均需要一个稳定、精确的频率源。随着现代通信、雷达、电子对抗等技术的发展，要求宽频带、高分辨率、捷变频、高稳定度的频率合成器。 本文在充分总结前人对频率合成技术研究的基础上，提出一种多 CORDIC 核结构的直接数字频率合成器，并对其进行了系统级和 RTL 级的仿真。为了体现新结构的性能优点，将多 CORDIC 核
2、结构直接数字频率合成器和传统单 CORDIC 核结构直接数字频率合成器的部分性能参数进行了比较。比较的结果表明，多 CORDIC 核结构的直接数字频率合成器输出频率带宽为单个 CORDIC 核结构直接数字频率合成器输出频率带宽的 n 倍（n 为 CORDIC 核个数） ，而且在低频段也能大大改善输出频率性能。多 CORDIC 核结构的直接数字频率合成器为了达到较宽的输出频率带宽，必然要求电路时钟频率较高， 因此采用全定制 ASIC 实现是最佳方案。 但由于全定制 ASIC流片成本高，设计周期长，故只采用 FPGA 对多 CORDIC 核结构直接数字频率合成器的数字部分进行了验证。最后，使用片上
3、在线逻辑分析工具 Chipscope 对 FGPA 输出结果进行了测试，测试结果满足要求。系统仿真和 FPGA 验证结果均表明，多CORDIC 核结构直接数字频率合成器能够大大改善频率合成器性能。 关键词：关键词：直接数字频率合成器， CORDIC 算法， FPGA I华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 Abstract Almost every complex electronic system needs a stable and accurate frequency synthesizer. As the modern techn
4、ology like modern electronic communication, Radar, electronic countermeasures technology is developing fast, frequency synthesizer with wide frequency range, high frequency resolution, fast frequency switching and high stability is needed. In this dissertation, a multi-CORDIC structure direct digita
5、l synthesizer is proposed, which is partially based on the existing research by the former researchers. This new structure is simulated both in system level and RTL level. In order to prove the advantages of the new structure, some specifically parameters are compared between multi-CORDIC structure
6、direct digital synthesizer and traditional CORDIC structure direct digital synthesizer.The results indicate that the new structures output frequency range get n times improve, and the output frequency get better performance in low frequency. In order to get the high frequency, the circuit need to wo
7、rk with high clock frequency, so full custom design ASIC must be the best choice. But with a view to the high cost of manufacture and the long design cycle, the multi-CORDIC structure direct digital synthesizer is only implemented by FPGA. The testing result of Chipscope quite fit the requirement. B
8、oth The system& RTL level simulation and FPGA implement indicated that multi-CORDIC structure direct digital synthesizer can greatly improve the performance of frequency synthesizer. Keywords: Direct Digital Synthesizer CORDIC Algorithm FPGA II独 创 性 声 明 本人声明所呈交的学位论文是我个人在导师的指导下进行的研究工作及取得的研究成果。尽我所知，除文
9、中已标明引用的内容外，本论文不包含任何其他人或集体已经发表或撰写过的研究成果。 对本文的研究做出贡献的个人和集体， 均已在文中以明确方式标明。 本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版， 允许论文被查阅和借阅。 本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索， 可以采用影印、 缩印或扫描等复制手段保存和汇编本学位论文。 保 密，在_年解密后适用本授权书。 本论文属于 不保密。 （请在以上方框
10、内打“” ） 学位论文作者签名： 指导教师签名： 年 月 日 年 月 日 华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 1 绪 论 在现代通信和雷达系统中，经常要用到大量精准的频率信号。例如在无线通信系统中，蜂窝通信要求产生在 912 MHz频段并以 30 KHz步进的载波信号1。为此，信号频率稳定的要求必须优于。特别在跳频或者雷达系统中，要求频率合成器有在上GHz频段上搜索扫描频点的能力6102, 3。 频率合成器的频带宽度和捷变频速度直接决定了系统的扫描带宽和扫描速度，也就直接决定了系统性能的优劣4。频率合成器作为电子系统必不可少的信号源，很
11、大程度上决定了系统性能的优劣，因而常称之为电子系统的“心脏” 。 1.1 频率合成技术发展概述 频率合成技术起源于二十世纪 30 年代，早期的合成器是由一组晶体组成的晶体振荡器，需要多少个频率就得要多少个晶体。晶体是由人工操作控制接入和断开。其频率准确程度和稳定程度是由晶体的准确程度和稳定程度来决定， 很少与电路有关5。 随着频率合成技术的发展，上述的合成方法被非相干合成的频率合成方法所代替6。 非相干合成法虽然也使用晶体， 但是它的工作方式是以少量的晶体产生许多频率。因此，与早期的合成方法比较，非相干合成的频率合成降低了成本，提高了频率稳定性。虽然非相干合成法比以前的合成方法有了较大提高，但
12、是研制由多块晶体所组成的晶体振荡器是一个非常复杂的任务，而且成本较高，所以随后人们继续进行研究，提出了相干合成法。相干合成法就是由一个准确度和稳定度达到要求的参考源产生许多频率的方法，与非相干合成法的主要区别就是在频率合成过程中使用的频率源的数目不同。相干合成用了许多晶体振荡器，而相干合成只使用了一个频率源。因此，在相干合成装置中，输出频率的稳定度与参考源相同，且有利于各个频率之间相位的一致性。 最早的相干频率合成方法是直接频率合成(Direct Frequency Synthesizer)，直接频率合成是谐波发生器、滤波器、倍频器、分频器和混频器的组合，是由一个或者多个参考频率源来合成某个特
13、定的频率7, 8。直接频率合成具有频率变换快，频率分辨率1华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 高，低相位噪声和工作频率高的优点。但是它所采用的硬件设备要比其它方法复杂，而且体积庞大，输出端会出现无用寄生频率，这就要求用高性能的滤波器，因此成本昂贵，这种缺点大大抵消了其在多功能、速度以及灵活性等方而的优点，故该方案已基本被淘汰。 锁相环(Phase-Locked Loop，简称PLL)频率合成技术产生于 20 世纪 50 年代，也叫间接频率合成910。它包括鉴相器、压控振荡器和分频器等，电路原理比直接式频率合成复杂， 但由于已有专门的集成
14、芯片， 所以外围电路简单。 这种频率合成体积小、重量轻、对能量要求低、稳频以及杂散性能好、调试简便，但频率转换时间较长使得其难以具备捷变频功能。 1971 年美国学者Tierncy J, Rader C M和Gold B提出了以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理，称之为直接数字频率合成器（Direct Digital Synthesizer,简称DDS）7。限于当时的集成电路制造水平，它的性能指标不能与已有的技术相比， 所以没有一受到重视。 上世纪末本世纪初， 随着数字电路的发展，直接数字频率合成技术应运而生，为实现宽带高精度捷变频带来希望。直接数字频率合成器优缺点
15、如下： 优点： (1) 频率切换速度快； (2) 极高的频率分辨率； (3) 频率切换时保持相位的连续性； (4) 相对带宽很宽； (5) 全数字化实现便于单片集成。 缺点：工作频率受到限制，相噪及杂散相对较高。 表表 1-1 各种频率合成技术的比较 频率合成器种类频率合成器种类 频率转换速度频率转换速度频率分辨率频率分辨率输出频率范围输出频率范围频谱杂散频谱杂散 DS 高 高 宽 高 PLL 较低 低 宽 较低 DDS 高 很高 较窄 较高 2华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 现代跳频通信、雷达系统、电子对抗等都要求具有高切换速度、
16、高精度、宽频段、低功耗、集成度高的频率综合器。由表 1-1 的对比可以看出，直接数字频率合成器具有以上几乎全部的优点，所以 DDS 理所当然的成为了追求高性能频率合成技术的重要突破点。 1.2 DDS 技术现状和发展趋势 现阶段实现DDS方法主要是基于正弦ROM表的查表法。 查表法DDS主要由参考频率源、相位累加器、正弦ROM、D/A转换器和滤波器等组成，查表法DDS的结构原理图如图 1-1 所示11。 图图 1-1 查表法 DDS 的结构原理图 图 1-1 中的参考时钟一般是一个高稳定的晶体振荡器， 其输出信号用于 DDS 中各部件同步工作。 频率控制字 K 送到 N 位相位累加器中的加法器数据输入端， 相位累加器在时钟频率的作用下不断对频率控制数据进行线性相位累加，当相位累加器累积满量时就会产生一次溢出，累加器的溢出频率就是 DDS 输出的信号频率。由此可看出，相位累加器实际上是一个模数为，累加步长为频率控制字 K 的计
