《信号完整性分析_-_重庆邮电大学本科毕业设计论文》由会员分享，可在线阅读，更多相关《信号完整性分析_-_重庆邮电大学本科毕业设计论文（29页珍藏版）》请在金锄头文库上搜索。
1、重庆邮电大学本科毕业设计论文1【摘要摘要】随着微电子技术和计算机技术的不断发展，信号完整性分析的应用已经成为解决高速系统设计的唯一有效途径。借助功能强大的Cadence公司SpecctraQuest仿真软件，利用IBIS模型，对高速信号线进行布局布线前信号完整性仿真分析是一种简单可行行的分析方法，可以发现信号完整性问题，根据仿真结果在信号完整性相关问题上做出优化的设计，从而缩短设计周期。本文概要地介绍了信号完整性(SI)的相关问题，基于信号完整性分析的PCB设计方法，传输线基本理论，详尽的阐述了影响信号完整性的两大重要因素反射和串扰的相关理论并提出了减小反射和串扰得有效办法。讨论了基于Spec
2、ctraQucst的仿真模型的建立并对仿真结果进行了分析。研究结果表明在高速电路设计中采用基于信号完整性的仿真设计是可行的, 也是必要的。【关键字关键字】高速 PCB、信号完整性、传输线、反射、串扰、仿真目录目录第一章 绪论1第二章 Candence Allegro PCB 简介.22.1 高速PCB的设计方法.22.2 SpecctraQuest Interconnect Designer 在高速信号印刷板设计中的应用.3第三章 信号完整性分析概论43.1 信号完整性（Signal Integrity）概念43.2 信号完整性的引发因素.43.3 信号完整性的解决方案.5第四章 传输线原理.
3、54.1 传输线模型.54.2 传输线的特性阻抗.7第五章 反射的理论分析和仿真.85.1 反射形成机理.85.2 反射引起的振铃效应.95.3 端接电阻匹配方式.125.4 多负载的端接.155.5 反射的影响因素.16第六章 串扰的理论分析和仿真196.1 容性耦合电流.206.2 感性耦合电流.216.3 近端串扰.216.4 远端串扰.226.5 串扰的影响因素.25第七章 结束语28参考文献29第一章第一章 绪论绪论随着信息宽带化和高速化的发展，以前的低速PCB已完全不能满足日益增长信息化发展的需要，人们对通信需求的不断提高，要求信号的传输和处理的速度越来越快，相应的高速PCB的应用
4、也越来越广，设计也越来越复杂。高速电路有两个方面的含义，一是频率高，通常认为数字电路的频率达到或是超过45MHZ至50MHZ，而且工作在这个频率之上的电路已经占到了整个系统的三分之一，就称为高速电路；二是从信号的上升与下降时间考虑，当信号的上升时小于6倍信号传输延时时即认为信号是高速信号，此时考虑的与信号的具体频率无关高速PCB的出现将对硬件人员提出更高的要求，仅仅依靠自己的经验去布线，会顾此失彼，造成研发周期过长，浪费财力物力，生产出来的产品不稳定。重庆邮电大学本科毕业设计论文2高速电路设计在现代电路设计中所占的比例越来越大，设计难度也越来越高，它的解决不仅需要高速器件，更需要设计者的智慧和
5、仔细的工作，必须认真研究分析具体情况，解决存在的高速电路问题一般说来主要包括三方面的设计：信号完整性设计、电磁兼容设计、电源完整性设计在电子系统与电路全面进入1GHz以上的高速高频设计领域的今天，在实现VLSI芯片、PCB和系统设计功能的前提下具有性能属性的信号完整性问题已经成为电子设计的一个瓶颈。从广义上讲，信号完整性指的是在高速产品中有互连线引起的所有问题，它主要研究互连线与数字信号的电压电流波形相互作用时其电气特性参数如何影响产品的性能。传统的设计方法在制作的过程中没有仿真软件来考虑信号完整性问题，产品首次成功是很难的，降低了生产效率。只有在设计过程中融入信号完整性分析，才能做到产品在上
6、市时间和性能方面占优势。对于高速PCB设计者来说，熟悉信号完整性问题机理理论知识、熟练掌握信号完整性分析方法、灵活设计信号完整性问题的解决方案是很重要的，因为只有这样才能成为21世纪信息高速化的成功硬件工程师。信号完整性的研究还是一个不成熟的领域，很多问题只能做定性分析，为此，在设计过程中首先要尽量应用已经成熟的工程经验；其次是要对产品的性能做出预测和评估以及仿真。在设计过程中可以不断积累分析能力，不断创新解决信号完整性的方法，利用仿真工具可以得到检验。第二章：第二章：Candence Allegro PCB 简介简介2.1 高速高速PCB的设计方法的设计方法2.1.1 传统的传统的PCB设计
7、方法设计方法如图2.1是传统的设计方法，在最后测试之前，没有做任何的处理，基本都是依靠设计者的经验来完成的。在对样机测试检验时才可以查找到问题，确定问题原因。为了解决问题，很可能又要从头开始设计一遍。无论是从开发周期还是开发成本上看，这种主要依赖设计者经验的方法不能满足现代产品开发的要求，更不能适应现代高速电路高复杂性的设计。所以必须借助先进的设计工具来定性、定量的分析，控制设计流程。图2.1 图2.22.1.2 Cadence的的PCB设计方法设计方法现在越来越多的高速设计是采用一种有利于加快开发周期的更有效的方法。先是建立一套满足设计性能指标的物理设计规择，通过这些规则来限制PCB布局布线
8、。在器件安装之前，先进行仿真设计。在这种虚拟测试中，设计者可以对比设计指标来评估性能。而这些关键的前提因素是要建立一套针对性能指标的物理设计规则，而规则的基础又是建立在基于模型的仿真分析和准确预测电气特性之上的，所以不同阶段的仿真分析显得非常重要。Cadence 公司针对 PCB Design Studio 发布一个功能非常实用的高速电路设计及信号完整性分析的工具选件Allegro PCB，利用这个仿真软件能够根据叠层的排序，PCB 的介电常数，介质的厚度，信号层所处的位置以及线宽等等来判断某一 PCB 线条是否属于微带线、带状线、宽带耦合带状线，并且根据不同的计算公式自动计算出信号线的阻抗以
9、及信号线的反射、串扰、电磁干扰等等，从而可以对布线进行约束以保证 PCB 的信号完整性。在布线时利用Interconnect Designer工具设置各种约束条件，这些约束条件包括了范围广泛的物理和电气性能参数，重庆邮电大学本科毕业设计论文3如常见的PCB线宽，过孔数目，阻抗范围，还有峰值串扰，过冲特性，信号延时，阻抗匹配等，用仿真的结果做出在PCB中对时序、信号完整性、电磁兼容、时间特性及其他相关问题上做出最优化的设计。Cadence软件针对高速PCB的设计开发了自己的设计流程，如图2它的主要思想是用好的仿真分析设计来预防问题的发生，尽量在PCB制作前解决一切可能发生的问题。与左边传统的设计
10、流程相比，最主要的差别是在流程中增加了控制节点，可以有效地控制设计流程。它将原理图设计、PCB布局布线和高速仿真分析集成于一体，可以解决在设计中各个环节存在的与电气性能相关的问题。通过对时序、信噪、串扰、电源结构和电磁兼容等多方面的因素进行分析，可以在布局布线之前对系统的信号完整性、电源完整性、电磁干扰等问题作最优的设计。2.2 SpecctraQuest Interconnect Designer在高速在高速PCB设计中的应用设计中的应用2.2.1 高速系统设计的若干问题高速系统设计的若干问题“高速”设计并不是只适用于以较高时钟速率运行的设计，随着驱动器的上升和下降时间缩短，信号完整性和EM
11、C问题就会加大。如果所用片子的信号和时钟边沿速率为1至2ns或更快，即使运行在几兆赫的板子也要精心考虑。信号传递速度快的板子在设计时就要采用虚拟样板，先对系统功能进行透彻的仿真，然后决定电路图的布局布线。所谓虚拟样板是供设计者先行模拟仿真的系统模型。对模拟样板进行仿真，是为了分析信号的完整性和EMC性能，这意味着样板里必须有足够精确的器件模型。片子模型通常有两类：一类是功能级；另一类是电路/器件级，后者一般用的是Spice语言或类似Spice的语言。功能级模型用于对系统级整体设计的评估，而电路/器件模型则用于对设计内部各个零部件进行精确分析，找出难以鉴定的隐患。对这两类模型都要进行仿真，并检查
12、器件互连及板子通路。2.2.2 SpecctraQuest interconnect Designer的性能简介的性能简介SpecctraQuest interconnect Designer是Cadence公司为了满足高速系统和板级设计需要而开发的工程设计环境。它将功能设计和物理实际设计有机的结合在一起。设计工程师能在直观的环境中探索并解决与系统功能息息相关的高速设计问题。在进行实际的布局和布线之前，SpecctraQuest Interconnect Designer使设计工程师在时间特性，信号完整性，EMI，散热及其他相关问题上作出最优化的设计。这种统一的考虑不仅在单块板的系统中得到完美
13、体现，更能在多块板构成的系统中，包括ASIC芯片，电路板，连接电缆，插接件等之间的连接进行分析。SpecctraQuest可以接受许多第三方厂商的网络表信息，时间特性数据（例如IBIS模型） ，提供了强大且易用的高速设计必须考虑的参数设置环境。元件的IBIS仿真模型由元件的制造商提供，也可以自定义元件的模型。IBIS (input/output buffer information) 输入/输出缓冲器信息规范,是一个元件的标准模型信息。IBIS模型是一种基于V/I曲线的对I/O 缓冲器快速准确建摸的方法,是反映芯片驱动和接收电气特性的一种国际标准,它提供一种标准的文件格式来记录如驱动器输出阻抗
14、、上升/下降时间及输出负载等参数,非常适合做振铃( ringing) 和串扰(crosstalk) 等高频效应的计算与仿真。IBIS模型是用于描述I/O 缓冲信息特性的模型,一个输出输入端口的行为描述可以分解为一系列的简单的功能模块,由这些简单的功能模块就可以建立起完整的IBIS模型,包括封装所带来的寄生参数、硅片本身的寄生电容、电源或地的嵌压保护电路、门限和使能逻辑、上拉和下拉电路等。在SpecctraQuest的参数设置环境中你可以针对不同设计要求规定不同的约束条件。这些不同的约束条件可以通过参数分配表分配给电路板上不同的特定区域，或者分配给某一个信号组（group） ，甚至具体到某一个网络。这些约束条件包括了范围广泛的物理和电气性能参数，如常见的PCB线宽，过孔数目，阻抗范围，还有峰值串扰，过冲特性，信号延时，阻抗匹配等。SpecctraQuest内部包括SigNoise信号完整性分析工具，SigNoise能接受IBIS， Elecmodel和Quad模型，转换成其独特的设计模型化语言（DML）以完成复杂I/O结构的建模。这种结构内有可编程驱动强度缓冲器，动态上拉/下拉I/O缓冲器和动态
