数电实验试做记录(教师用)

《数电实验试做记录(教师用)》由会员分享，可在线阅读，更多相关《数电实验试做记录(教师用)（14页珍藏版）》请在金锄头文库上搜索。

1、实验一 门电路测试及应用 1实验目的 掌握 LSTTL门电路逻辑功能和电压传输特性测试方法，熟悉 OD 门三态门和应用。 2预习要求 复习教材第 2 章有关门电路内容；了解示波器、数字万用表、DDS 信号发生器、数字 实验箱的使用方法；通过网络查阅 74LS00、74LS01、74LS244 芯片数据手册。 3实验内容 （1）LSTTL与非门逻辑功能 74LS00 内部含有 4 个完全相同的二输入与非门，其内部电路及引脚排列参考附录。测 试与非门逻辑功能时可选择 74LS00 中任何一个与非门。输入端加高、低电平，用万用表测 试输出端空载时电压，将测得的数据填入表 1- 1。输入低电平时，可以

2、将输入端直接接地， 输入高电平时可以将输入端悬空或接电源， 74LS00 的第 7 脚和第 14 脚之间别忘了加+5V 电 源。 表 1- 1 与非门逻辑功能测试表 A B Y/V（空载） L L 4.4 L H 4.4 H L 4.4 H H 0.185 （2）测试与非门电压传输特性 电压传输特性测试原理图如图 1- 1 所示。通过实验箱 1k电位器（如图 1- 2 所示）产生 05V 输入电压 vI。用万用表测量输入和输出电压，将输入电压和输出电压测量结果记入表 1- 2。调节输入电压时，可参考表中括号内的电压值，在门电路阈值电压（约 1.1V）附近，电压变化间隔要取得小一点。利用表格中的

3、数据，在坐标纸上确定各点数据的位置，连成曲 线就可以得到实际的电压传输特性。 表 1- 2 电压传输特性测试表 vI/V （0.00） 0.00 （0.50） 0.506 （0.70） 0.718 （0.80） 0.804 （0.90） 0.914 （0.95） 0.951 （1.00） 0.996 vO/V 4.399 4.398 4.384 4.345 4.190 4.035 3.657 vI/V （1.05） 1.053 （1.10） 1.106 （1.15） 1.154 （1.20） 1.203 （1.50） 1.502 （2.00） 2.10 （3.00） 3.05 vO/V 2.7

4、79 0.714 0.189 0.185 0.183 0.183 0.183 PDF 文件使用 “pdfFactory Pro“ 试用版本创建 图 1- 1 门电路电压传输特性测试原理图 图 1- 2 实验箱电位器符号 注意，与非门多余输入引脚可以悬空、接电源或与另外输入引脚并接，3 种情况测得的 数据略有差异。 （3）OC 门实验 74LS01 是 OC 与非门，其内部电路和管脚见附录。选择片内两个 OC 门接成如图 1- 3 所示的线与电路。在图 1- 5 中，上拉电阻 EC接+10V，74LS01 电源 VCC接+5V。注意千万不 能将 VCC接+10V，以免烧坏器件。A 端从实验箱加

5、1kHz 方波信号，D 端从信号发生器加 2kHz 方波（VPP=4V，直流偏移量为 2V） ，在以下 4 种情况下，用示波器观测 L端的信号， 并将波形图绘制在报告纸上，标明的信号周期和幅值。 1- 3 OC 门线与电路 B 端加低电平，C 端加低电平。 B 端加高电平，C 端加低电平。 B 端加低电平，C 端加高电平 PDF 文件使用 “pdfFactory Pro“ 试用版本创建 B 端加高电平，C 端加高电平 注意， 由于实验箱和信号发生器产生的两路时钟信号不同步，因此线与以后产生的输出 信号可能是不稳定的方波信号。 （4）三态门实验 三态门采用 74LS244，内部电路和功能表见附

6、录。用三态门实现两路信号分时传送，原 理图如图 1- 4 所示。 &ABEN2F&ENENG1G2EN1图 1- 4 三态门实验电路 A 输入来自实验箱的 1kHz 方波信号，B 输入来自信号发生器的 2kHz 方波。EN1 和 EN2 输入开关量。在以下两种情况下，用示波器观测 L端的信号，并将波形图绘制在报告纸上， 标明的信号周期和幅值。 EN1 加低电平，EN2 加高电平 F 输出 1kHz 方波 EN1 加高电平，EN2 加低电平 F 输出 2kHz 方波 注意，第一步完成做第二步时，应先将 EN1 置成高电平，再将 EN2 置成低电平。 4实验总结 （2）本实验体现了 OC 门的哪些

7、主要应用？ 答：OC 门可实现电平转换、实现线与，信号的分时传送。 （3）EN1 和 EN2 同时为高电平时，输出是什么？ 答：输出高阻态。 EN1 和 EN2 同时为低电平时，输出是什么？ 答：总线冲突，可以观察一下总线冲突时的输出波形，正常情况下，EN1 和 EN2 不能同 时为低电平。 PDF 文件使用 “pdfFactory Pro“ 试用版本创建 实验二：组合逻辑电路设计 1实验目的 掌握用 SSI 设计组合逻辑电路及调试方法 2预习要求 （1）复习教材第 3 章有关组合逻辑电路内容； （2）通过网络查阅 74LS86、74LS153、74LS138、74LS00 芯片数据手册； （

8、3）根据实验内容，完成相关电路设计，画出逻辑电路图，并注明引脚号。 3实验内容 （1）用与非门和异或门设计一位全加器 设计过程： 全加器的真值表 表 2- 1 全加器真值表 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 逻辑表达式 SABCIABCIABCIABCIABCI=+= ()()COABABCIABCIABAB CIAB AB CI=+=+= 逻辑图，如图 2- 1 所示。 图 2- 1 由门电路构成的全加器逻辑图 PDF 文件使用

9、 “pdfFactory Pro“ 试用版本创建 逻辑功能测试 A、 B、 CI 输入开关量， 用万用表测量 S 和 CO 空载时的电平， 实验测得结果填入表 2- 2。 表 2- 2 全加器逻辑功能测试 输 入 图 2- 1 测试结果 图 2- 2 测试结果 A B CI S/V CO/V S/V CO/V L L L 0.142 0.197 0.160 0.152 L L H 4.399 0.197 4.393 0.152 L H L 4.392 0.197 4.393 0.152 L H H 0.168 4.406 0.160 4.394 H L L 4.392 0.197 4.393

10、 0.152 H L H 0.167 4.406 0.160 4.393 H H L 0.142 4.405 0.160 4.393 H H H 4.398 4.406 4.392 4.393 （2） 用四选一数据选择 74LS153 和与非门 74LS00 设计一位全加器 SABCIABCIABCIABCI=+ COABABCIABCI=+ 连线图如图 2- 2 所示。 图 2- 2 用数据选择器实现的全加器 A、 B、 CI 输入开关量， 用万用表测量 S 和 CO 空载时的电平， 实验测得结果填入表 2- 2。 总结：比较表 2- 2 和表 2- 1，两者一致，说明组合逻辑电路达到设计要

11、求。该实验也验 证了组合逻辑电路两种典型的设计方法。 （3）用 74LS138 设计数据分配器 用二进制译码器 74LS138 设计数据分配器， 其原理图如图 2- 3 所示。 来自信号发生器的1kHz 方波信号加到 E2端，地址码用 3 位开关控制，用示波器观测07YY波形。 PDF 文件使用 “pdfFactory Pro“ 试用版本创建 图 2- 3 数据分配器逻辑图 6Y端波形记录 6Y（4）根据表 2- 3 所示的真值表设计组合逻辑电路。设计要求： 输入信号仅提供原变量，要求用最小数量的 2 输入端与非门，画出逻辑图。 搭接电路，进行静态测试，验证逻辑功能，记录测试结果。 分析输入端

12、 B、C、D 各处于什么状态时能观察到输入端 A 信号变化时产生的冒险 现象； 估算此时出现的干扰脉冲宽度是门平均传输延迟时间 tPD的几倍。 在 A 端输入 f=100kHz1MHz 的方波信号，观察电路的冒险现象，记录 A 点和 Y 点 的工作波形。 观察采用校正项的办法消除由于输入端 A 信号变化所引起的竞争冒险现象，画出此 时的电路图，观察并记录实验结果。 表 2- 3 真值表 A B C D Y 电压 A B C D Y 电压 0 0 0 0 0 0.187 1 0 0 0 0 0.188 0 0 0 1 0 0.187 1 0 0 1 0 0.188 0 0 1 0 1 4.384

13、 1 0 1 0 1 4.370 0 0 1 1 1 4.381 1 0 1 1 0 0.190 0 1 0 0 0 0.188 1 1 0 0 1 4.381 0 1 0 1 0 0.189 1 1 0 1 1 4.380 PDF 文件使用 “pdfFactory Pro“ 试用版本创建 0 1 1 0 0 0.189 1 1 1 0 1 4.377 0 1 1 1 1 4.384 1 1 1 1 1 4.378 根据真值表画出卡诺图，如图 2- 4 所示。 ABCDY00110010111100010001101100011011图 2- 4 卡诺图 逻辑函数最简与或表达式 YABACDB

14、CD=+ 由于需要用二输入的与非门实现。因此，对上式进行变换 ()YABACDBCDAB C ADBDAB CAD BD=+=+= 逻辑图如图 2- 5 所示。需要 9 个与非门。 图 2- 5 逻辑图 A、B、C、D 输入开关量，测试 Y 端输出电压，将结果计入表 2- 3。 当 BCD=111 时，YAA=+，产生竞争冒险现象。从 A 端输入 500kHz 方波，用示波器观察 Y 输出端信号，可观察到竞争冒险现象。由于干扰脉冲很短，简易示波器探头增益置 成10 档。实测波形如图 2- 6 所示。 PDF 文件使用 “pdfFactory Pro“ 试用版本创建 图 2- 6 增加一个 3

15、输入与非门，可以消除有 A 引起的竞争冒险，如图 2- 6 所示。 实验三 时序逻辑电路设计 1实验目的 （1）掌握集成计数器和双向移位寄存器的使用方法； （2）掌握序列信号发生器的设计方法。 2预习要求 （1）预习教材有关计数器和移位寄存器有关内容； （2）通过网络查阅 74LS192、74LS194 芯片数据手册； （3）根据实验内容，完成相关电路设计，画出逻辑电路图，并注明引脚号。 3实验内容 （1）测试 74LS192 同步十进制可逆计数器的逻辑功能 74LS192 引脚排列见附录。 74LS192 功能表如表 3- 1 所示。 计数脉冲由单次脉冲源提供，清除端 RD、置数端LD、数据输入端 D3D0分别接逻辑开关，输出端 Q3Q0接实验箱的一个译码显示输入相应插口；CO和BO接逻辑电平插口。按表 1 逐项测试并判断该集成块的 功能是否正常。 PDF 文件使用 “pdfFactory Pro“ 试用版本创建 表 3-1 同步十进制加减计数器 74LS192 功能表 RD LD CPU CPD D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 0 0 0 0 0 0 d0 d1 d2 d3 d