计算机组成原理单元测试2答案

《计算机组成原理单元测试2答案》由会员分享，可在线阅读，更多相关《计算机组成原理单元测试2答案（4页珍藏版）》请在金锄头文库上搜索。

1、计算机组成原理计算机组成原理单元测试单元测试 2 2 试题试题（请将答案直接写在答题纸上，不用抄试题）（请将答案直接写在答题纸上，不用抄试题）一、选择题（每题一、选择题（每题 1 1 分，共分，共 4040 分）分） 1.某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址范围是（ c ） 。A 4MB B 2MB C 2M D 1M 2.主存贮器和 CPU 之间增加 cache 的目的是（ a ） 。 A 解决 CPU 和主存之间的速度匹配问题 B 扩大主存贮器容量 C 扩大 CPU 中通用寄存器的数量 D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量 3.某 SR

2、AM 芯片，存储容量为 64K16 位，该芯片的地址线和数据线数目为（ d ） 。 A 64，16 B 16，64 C 64，8 D 16，16 。 4. 下列部件（设备）中，存取速度最快的是（ a ） 。 ACPU 中的寄存器 B 硬盘存储器 C 光盘存储器 D 软盘存储器 5.计算机系统中的存贮器系统是指（ d ） 。 A RAM 存贮器 B ROM 存贮器 C 主存贮器 D cache、主存贮器和外存贮器 6.存储单元是指（c ） 。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 7.相联存贮器

3、是按（ c）进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 8. 下列因素下，与 Cache 的命中率无关的是（ a ）。A. 主存的存取时间 B. 块的大小 C. Cache 的组织方式 D. Cache 的容量 9.双端口存储器在（ b）情况下会发生读/写冲突。A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同 10.以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最 高的是（ c ） 。A. DRAM B. SROM C. FLASH D.

4、EPROM 11.某机字长 32 位，存储容量为 1MB，若按字编址，它的寻址范围是（ c ） 。A 1M B 512KB C 256K D 256KB 12. 在 ROM 存储器中必须有（ c）电路。 A数据写入 B再生 C地址译码 D刷新 13.存储器是计算机系统的记忆设备，它主要用来（ c ） 。 A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序 14. 在 Cache 的地址映射中，若主存中的任意一块均可映射到 Cache 内的任意一块位置上， 则这种方法称为（ a ） 。 A全相联映射 B直接映射 C组相联映射 D混合映射 15. 在虚拟存贮器中，当程序正在执行时，由（

5、 d ）完成地址映射。 A 程序员 B 编译器 C 装入程序 D 操作系统 16. 动态 RAM 的刷新是以（ a ）为单位进行的。 A.存储单元 B. 行 C. 列 D.存储元17. 采用虚拟存贮器的主要目的是（ b ） 。 A提高主存贮器的存取速度 ； B扩大主存贮器的存贮空间，并能进行自动管理和调度 ； C提高外存贮器的存取速度 ； D 扩大外存贮器的存贮空间 ； 18. 通常计算机的主存储器可采用（ a ） 。A. RAM 和 ROM B. 仅 ROM C. 仅 RAM D. RAM、ROM 和磁盘 19.双端口存储器所以能高速进行读/写，是因为采用（ b ） 。 A 高速芯片 B 两

6、套相互独立的读写电路 C 流水技术 D 新型器件 20.常用的虚拟存贮系统由（ a）两级存贮器组成，其中辅存是大容量的磁表面存贮器。A.主存-辅存 B.快存-主存 C.快存-辅存 D.通用寄存器-主存 21.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需 采用（ c） 。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 22.用某个寄存器中操作数的寻址方式称为（ c ）寻址。 A 直接 B 间接 C 寄存器 D 寄存器间接 23.变址寻址方式中，操作数的有效地址等于（ c ） 。 A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容

7、加上形式地址（位移量） C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量） 24.寄存器间接寻址方式中，操作数处在（ b ） 。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 25.程序控制类指令的功能是（ d ） 。A进行算术运算和逻辑运算 B 进行主存与 CPU 之间的数据传送 C进行 CPU 和 I/O 设备之间的数据传送 D 改变程序执行顺序 26.堆栈寻址方式中，设 A 为通用寄存器，SP 为堆栈指示器，MSP 为 SP 指示器的栈顶单元， 如果进栈操作的动作是：（A）MSP ， （SP）- 1 SP ，那么出栈的动作应是（b ） 。

8、A （MSP）A， （SP） + 1SP B （SP） + 1SP ， （MSP）A C （SP） - 1SP ， （MSP）A D （MSP）A ， （SP） - 1SP 27.指令系统采用不同寻址方式的目的是（ b） 。 A 实现存贮程序和程序控制 B 缩短指令长度，扩大寻址空间，提高编程灵活性； C 可直接访问外存 D 提供扩展操作码的可能并降低指令译码的难度； 28.某寄存器中的值有时是地址，因此只有计算机的（ a ）才能识别它。A 译码器 B 判断程序 C 指令 D 时序信号 29.指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现（ d ） 。A 堆栈寻址 B 程序的条

9、件转移 C 程序的无条件转移；D 程序的条件转移或无条件转移； 30. 下面描述的 RISC 机器基本概念中正确的句子是（ b ） 。 A.RISC 机器不一定是流水 CPU B.RISC 机器一定是流水 CPU C.RISC 机器有复杂的指令系统 D.CPU 配置很少的通用寄存器 31执行一条一地址的加法指令共需（b ）次访问存储器（含取指） A 1 B. 2 C. 3 D. 432. 一个计算机系统采用 32 条单字长指令，地址码为 12 位，如果定义了 250 条二地址指 令，那么还可以有（ d ）条单地址指令。A. 4K B. 8K C. 16K D. 24K 33. 采用扩展操作码的

10、重要原则是（b ） A. 操作码长度可变 B. 使用频率高的指令采用短操作码 C. 使用频率低的指令采用短操作码 D. 满足整数边界原则 34. 对一个区域内的成批数据采用循环逐个进行处理时，常用的指令寻址方式是（a） 。 A. 变址寻址 B. 相对寻址 C. 基址寻址 D. 间接寻址35.为缩短指令中某个地址段的位数，有效方法是采取（d ） A. 立即寻址 B. 变址寻址 C. 间接寻址 D. 寄存器寻址 36. 如果一个高速缓存系统中，主存容量为 12MB，cache 容量为 400KB，则该存储系统的 总容量为（ b ） 。A. 12MB+400KB B. 12MB C. 400KB D

11、. 12MB-400KB 37.假设某计算机的存储系统由 cache 和主存组成。某程序执行过程中访存 1000 次，其中 访问 cache 缺失（未命中）50 次，则 cache 的命中率是（d ）A. 5% B. 9.5% C. 50 D. 95% 38. U 盘属于（ d）类型的存储器。 A. 高速缓冲存储器 B. 主存储器 C. 只读存储器 D. 随机存取存储器 39.若存储周期为 250ns，每次读出 16 位，则该存储器的数据传输率为（ c ） A . 4x106字节/秒 B. 4M 字节/秒 C. 8x106字节/秒 D. 8M 字节/秒40.运算型指令的寻址与转移性指令的寻址不

12、同点在于（a）：A. 前者取操作数后者决定程序转移地址。B. 后者取操作数前者决定程序转移地址。C. 前者是短指令，后者是长指令。D. 后者是短指令，前者是长指令。二、判断题（每题二、判断题（每题 2 分，共分，共 30 分）分） 1. 动态 RAM 和静态 RAM 都是易失性半导体存储器。 （ 对 ） 2. CPU 访问存储器的时间是由存储器的容量决定的。 （错 ） 3. 一般情况下，ROM 和 RAM 在存储体中是统一编址的。 （对 ） 4. 软堆栈是从主存中划出的特定区域，故可随机性访问。（ ） 5. 多体交叉存储器主要是解决扩充容量问题。 （ 错） 6. 在主机中，只有内存可以存放数据

13、。 （ f ） 7. Cache 不是内存的一部分，但是它可由 CPU 直接访问。 （ t ） 8. 执行指令时，下一条指令在内存中的地址存放在指令寄存器中。 （ f ） 9. 没有设置乘除指令的计算机系统中，就不能实现乘除运算。 （ f ） 10. 程序计数器用来指示从内存中取指令。 （ t ） 11. 存储器地址寄存器 MAR 用来从内存中取数据。 （ t ） 12. 指令是指挥 CPU 进行操作的命令，指令通常由操作码和地址码组成。 （ t ） 13. 转移类指令能改变指令执行顺序，执行这类指令时，PC 和 SP 的值都将发生变化。 （ f ） 14. RISC 的主要设计目标时减少指令

14、数，降低软、硬件开销。 （ t ）15. RISC 没有乘除指令和浮点运算指令。 （ f ）三、应用设计题三、应用设计题( ( 每题每题 1515 分，共分，共 3030 分分) )1. 设CPU 共有16 根地址线，8 根数据线，并用MREQ（低电平有效）作访存控制 信号，WR作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K8 位，4K4 位，8K8 位）， RAM（1K4 位，2K8 位，4K8 位）及74138 译码器和其他门电路（门电路自定）。 试从上述规格中选用合适芯片，画出CPU 和存储芯片的连接图。要求： （1）最小4K 地址为系统程序区，409616383 地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。2.某微机的指令格式如下所示：15 10 9 8 7 0操作码XDD: 位移量 X:寻址特征位X=00：直接寻址；X=01：用变址寄存器 X1 进行变址；X=10：用变址寄存器 X2 进行变址；X=11：相对寻址 设（PC）=1234H,(X1)=0037H,(X2)=1122H(H 代表十六进制数)，请确定下列指令的 有效地址。4420H 2244H 1322H 3521H 6723H