《微机原理第二章习题答案》由会员分享，可在线阅读，更多相关《微机原理第二章习题答案（8页珍藏版）》请在金锄头文库上搜索。
1、微处理器系统原理与嵌入式系统设计微处理器系统原理与嵌入式系统设计第二章习题解答第二章习题解答2.2 选选择择题题(1) 下列无符号数中最小的数是 ( A )。A BH(01A5)B(1,1011,0101)C DD(2590)O(3764)(2) 下列无符号数中最大的数是 ( B )。A BB(10010101)O(227)C DH(96)D(143)(3) 在机器数( A )中，零的表示形式是唯一的。A补码 B原码 C补码和反码 D原码和反码(4) 定点 8 位字长的字，采用 2 的补码形式时，一个字所能表示的整数范围为 ( A )。A128+127 B127+127 C129+128 D1
2、28+128(5) 若下列字符码 (ASCII)中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( D )。A11001011 B11010110C11000001 D11001001(6) 单纯从理论出发，计算机的所有功能都可以交给硬件实现。而事实上，硬件只实现比较简单的功能，复杂的功能则交给软件完成。这样做的理由是( BCD )。A提高解题速度 B降低成本 C增强计算机的适应性，扩大应用面 D易于制造(7) 编译程序和解释程序相比，编译程序的优点是 ( D )，解释程序的优点是 ( C )。A编译过程(解释并执行过程)花费时间短 B占用内存少 C比较容易发现和排除源程序错误 D编译
3、结果(目标程序)执行速度快(8) 计算机的存储器采用分级存储体系的主要目的是 ( D )。A便于读写数据 B减小机箱的体积 C便于系统升级 D解决存储容量、价格和存取速度之间的矛盾(9) 在多级存储体系中， cache-主存结构的作用是解决 ( D )问题。A主存容量不足 B主存与辅存速度不匹配 C辅存与 CPU 速度不匹配 D主存与 CPU 速度不匹配(10) 下列说法中正确的是 ( CD )。A虚拟存储器技术提高了计算机的速度 Bcache 与主存统一编址，cache 的地址空间是主存地址空间的一部分C主存是由易失性的随机读写存储器构成的 Dcache 的功能全部由硬件实现(11) 在 C
4、PU 与外设之间设计接口电路的目的主要有 ( ABCD )。A解决驱动能力问题 B控制数据传送速度 C完成数据形式转换 D负责 CPU 与外设的联络(12) 程序查询 I/O 时总是按( B )的次序完成一个字符的传输。A写数据端口，读/写控制端口B读状态端口，读/写数据端口 C写控制端口，读/写状态端口D读控制端口，读/写数据端口(13) 下列陈述中不正确的是 ( A )。A总线结构传送方式可以提高数据的传输速度 B与独立请求方式相比，菊花链式查询方式对电路的故障更敏感 CPCI 总线采用同步时序协议和集中式仲裁策略 D总线的带宽即总线本身所能达到的最高传输速率(14) 下列各项中，不是同步
5、总线协定特点的是 ( D )。A不需要应答信号B各部件的存取时间比较接近 C总线长度较短D总线周期长度可变(15) 在计算机系统中，下列部件都能存储信息： 主存； CPU 内的通用寄存器； cache； 磁带； 磁盘。其中，内存包括 ( )；属于外存的是 ( )；由半导体材料构成的是 ( )。按照 CPU 存取速度排列，由快至慢依次为 ( () )。2.3 假假如如想想从从一一个个字字节节中中分分离离出出中中间间 4 位位，而而其其他他位位设设为为 0，那那么么必必须须使使用用什什么么运运算算和和什什么么掩掩码码？假假如如想想把把一一个个字字节节的的中中间间4 取取反反而而其其他他位位不不变变
6、呢呢？分离中间四位：用与运算，掩码为 00111100取反中间四位：用异或运算，掩码为 001111002.4 通通常常使使用用逻逻辑辑运运算算代代替替数数值值运运算算是是非非常常方方便便的的。例例如如，逻逻辑辑运运算算AND将将两两个个位位组组合合的的方方法法同同乘乘法法运运算算一一样样。哪哪一一种种逻逻辑辑运运算算和和两两个个位位的的加加法法几几乎乎相相同同？这这样样情情况况下下会会导导致致什什么么错错误误发发生生？逻辑运算 OR 和两个位的加法几乎相同 。问题在于多个 bit 的乘或加运算无法用AND 或 OR 运算替代，因为逻辑运算没有相应的进位机制。2.5 将将 ASCII 码码中中
7、的的小小写写字字母母变变为为大大写写字字母母，需需要要使使用用什什么么逻逻辑辑运运算算和和什什么么掩掩码码？大大写写字字母母变变小小写写字字母母呢呢？ASCII 码中小写字母编码为 41H5AH，大写字母编码为 61H7AH，因此：将小写字母与掩码 20H 进行 OR 操作即可转变为大写字母（将 bit5 置 1） ，将大写字母与掩码 0DFH 进行 AND 操作即可转变为小写字母（将 bit5 清 0） 。2.6 一一个个字字节节位位串串循循环环右右移移 3 位位等等价价于于循循环环左左移移多多少少位位？字节位串循环右移 3 位等价于循环左移 5 位。2.7 举举例例说说明明计计算算机机体体
8、系系结结构构、计计算算机机组组成成和和计计算算机机实实现现之之间间的的关关系系。计算机体系结构主要是指程序员关心的计算机概念结构与功能特性，而计算机组成原理则偏重从硬件角度关注物理机器的组织，更底层的器件技术和微组装技术则称为计算机实现。例如：确定指令集中是否有乘法指令属于计算机体系结构的内容，而乘法指令是由专门的乘法器实现还是用加法器实现则属于计算机组成原理的内容，乘法/加法器底层的物理器件类型及微组装技术则属于计算机实现的内容；存储器编址方式的确定属于计算机体系结构的内容，而是否应采用多体交叉结构则属于计算机组成原理的内容，存储器的底层物理器件及微组装技术则属于计算机实现的内容。2.8 如
9、如果果每每个个数数字字采采用用每每字字节节一一个个 ASCII 码码的的模模式式编编码码，那那么么 3 个个字字节节可可以以表表示示的的最最大大数数字字值值是是多多少少？如如果果采采用用二二进进制制编编码码呢呢？每个数字采用每字节一个 ASCII 码的模式即为非压缩 BCD 码，其表示的最大数字值为十进制的 999；采用二进制编码 时 3 个字节可以表示的 最大的数字值为十进制的 224-1。2.9 假假设设一一台台数数码码相相机机的的存存储储容容量量是是 256MB，如如果果每每个个像像素素需需要要 3 个个字字节节的的存存储储空空间间，而而且且一一张张照照片片包包括括每每行行 1024 个
10、个像像素素和和每每列列 1024 个个像像素素，那那么么这这台台数数码码相相机机可可以以存存放放多多少少张张照照片片？每张照片所需空间 为：1024*1024*3=3MB 则 256M 可存照片数为：256MB/3MB85 张。2.10 采采用用 ASCII 编编码码，每每页页 3500 个个字字符符，则则存存储储一一本本 400 页页的的小小说说需需要要多多少少字字节节的的存存储储空空间间？如如果果用用 Unicode 则则需需要要多多少少字字节节的的存存储储空空间间？ASCII 码长为 8bit，计算机中以 1 个字节存储，则这本小说需要占用的存储空间为：1 字节/字符*3500 字符/页
11、*400 页=1400KB；而 Unicode 码长为 16bit，计算机中以 2 个字节存储，则这本小说需要占用的存储空间为：2 字节/字符*3500 字符/页*400 页=2800KB。2.11 一一本本以以 ASCII 码码编编码码的的 300 页页的的小小说说，按按 57.6 Kbps 的的速速率率需需要要传传输输多多长长时时间间？T=8bit/字符*3500 字符/页*300 页/57.6 Kbps146 秒2.12 一一个个存存储储器器的的容容量量为为 4 MB，每每个个单单元元可可以以存存放放一一个个字字节节，那那么么其其最最大大地地址址的的十十六六进进制制表表示示是是什什么么？
12、因为 4MB=222，所以若存储单元从 00000H 开始编址，则其最大地址为3FFFFFH。2.13 简简述述“cache-主主存存”层层次次与与“主主存存-辅辅存存”层层次次的的不不同同。Cache-主存主存主存主存-辅存辅存目的目的为了弥补主存速度的不足为了弥补主存容量的不足存储管理实现存储管理实现全部由专用硬件实现主要由软件实现典型的块典型的块几十个字节几百到几千个字节CPU 对第二级的访问对第二级的访问可直接访问均通过第一级2.14 什什么么叫叫总总线线和和总总线线操操作作？一一次次总总线线的的信信息息传传送送过过程程大大致致可可以以分分为为哪哪4个个阶阶段段？总线指计算机各功能部件
13、之间传送信息的公共信息传送线路；总线操作指计算机系统中通过总线进行信息交换的过程；一次总线信息传送过程大致包括 总线请求及仲裁、寻址、传输、结束 等四个阶段。2.15 什什么么叫叫总总线线周周期期、时时钟钟周周期期、指指令令周周期期？它它们们之之间间一一般般有有什什么么关关系系？总线周期指 CPU 通过总线与内存或 I/O 端口完成一次信息传送的 时间，如存储器读周期、存储器写周期、 I/O 读周期、I/O 写周期、中断响应周期等等；时钟周期指计算机系统中最小的基本时间分段；指令周期指读取并执行一条指令所需的时间；它们之间的关系是：时钟周期由计算机主频决定，总线周期 和指令周期一般由多个时钟周
14、期组成， 但一个指令周期可能包括 零个或多个总线周期。2.16.同同步步总总线线有有哪哪些些优优缺缺点点？主主要要用用在在什什么么场场合合？同步总线依靠同一的时钟来确定时序控制。优点：电路设计简单，总线带宽大，数据传输速度快，成本低。缺点：时钟以最慢速设备为准，高速设备性能将受到影响；不能用于长距离连接。主要用于近距离、能提供相同时钟源的各种操作。适用于设备类型少且距离较近高速运行的系统。2.17.异异步步总总线线怎怎样样实实现现总总线线联联络络？它它有有哪哪些些优优缺缺点点？异步总线依靠传送双方相互制约的握手信号来实现定时控制，以确定下一步操作。优点：全互锁方式可靠性高，适应性强，传输距离长
15、。缺点：比同步效率低，握手控制电路复杂，交互的网络过程会影响系统工作速度，且速度难以提高。2.20 某某系系统统总总线线的的一一个个存存取取周周期期最最快快为为 3 个个总总线线时时钟钟周周期期，在在一一个个总总线线周周期期中中可可以以存存取取 32 位位数数据据。若若总总线线的的时时钟钟频频率率为为 8.33 MHz，则则总总线线的的带带宽宽为为多多少少 MBps？总线带宽=MBpsBytebitMHzbit11.11/83133. 8322.21 什什么么情情况况下下需需要要总总线线判判决决？总总线线判判决决的的目目的的何何在在？常常见见的的判判决决方方法法有有哪哪些些？各各有有什什么么特特点点？当多个主设备同时提出总线请求时需要总线判决。总线判决的目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。按控制机制设置的不同，分为 ：集中式（主从式）仲裁：采用专门的控制器或仲裁器，总线控制器或仲裁器可以是独立的模块或集成的 CPU。协议简单而有效，但总体系统性能较低。分布式（对等式）仲裁：控制逻辑分散在连接与总线上的各个部件或设备中。总线协议复杂且昂贵，但可换来 CPU 和总线的高效使用 。按仲裁机制不同，分为：
