《电子系统设计07_数字系统设计2》由会员分享，可在线阅读，更多相关《电子系统设计07_数字系统设计2（28页珍藏版）》请在金锄头文库上搜索。
1、电子系统设计1二、二、二、二、 有限状态机的设计有限状态机的设计有限状态机的设计有限状态机的设计FSMFSM（Finite State MachineFinite State Machine）第五章 数字系统设计第五章 数字系统设计电子系统设计2二、 有限状态机设计二、 有限状态机设计?时序电路介绍时序电路介绍一般框图：一般框图：米利米利(Mealy)型型: 电路输出不仅与现态有关，而且还取决 于电路当前的输入。电路输出不仅与现态有关，而且还取决 于电路当前的输入。穆尔穆尔(Moore)型型: 电路输出仅决定于电路的现态，与电路 当前的输入无关；或者没有独立设置的 输出，而以电路的状态直接作为
2、输出。电路输出仅决定于电路的现态，与电路 当前的输入无关；或者没有独立设置的 输出，而以电路的状态直接作为输出。电子系统设计3二、 有限状态机设计二、 有限状态机设计状态转换图：状态转换图：由有限的状态和相互之间的转移构成，在任何时 候只能处于给定数目的状态中的一个。当接收到一个 输入事件时，状态机产生一个输出，同时也可能伴随 着状态的转移。由有限的状态和相互之间的转移构成，在任何时 候只能处于给定数目的状态中的一个。当接收到一个 输入事件时，状态机产生一个输出，同时也可能伴随 着状态的转移。有限状态机：有限状态机：电子系统设计4二、 有限状态机设计二、 有限状态机设计?用户用户自定义数据类型
3、自定义数据类型定义语句定义语句TYPE语句用法如下：语句用法如下： TYPE 数据类型名数据类型名 IS 数据类型定义数据类型定义 OF 基本数据类型基本数据类型 ; 或或 TYPE 数据类型名数据类型名 IS 数据类型定义数据类型定义 ;以下列出了两种不同的定义方式：以下列出了两种不同的定义方式： TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ; TYPE week IS (sun，mon，tue，wed，thu，fri，sat) ;枚举类型枚举类型电子系统设计5二、 有限状态机设计二、 有限状态机设计TYPE m_state IS ( st0，st1
4、，st2，st3，st4，st5 ) ; SIGNAL present_state，next_state : m_state ;布尔数据类型也是：布尔数据类型也是：TYPE BOOLEAN IS （FALSE，TRUE） ；） ；TYPE my_logic IS ( 1 ，Z ，U ，0 ) ; SIGNAL s1 : my_logic ; s1 comb_outputs comb_outputs comb_outputs comb_outputs CS CS CS CS CS next_state = st0; 其它情况返回初始态其它情况返回初始态 END CASE ; END PROCES
5、S COM ;LATCH： PROCESS (LOCK) 数据锁存器进程数据锁存器进程 BEGIN IF LOCK=1 AND LOCKEVENT THEN REGL = D ; END IF; END PROCESS ; Q = REGL; K12X8 = 1 ; END behav; 电子系统设计21二、 有限状态机设计二、 有限状态机设计状态机状态机RTL电路图：电路图：电子系统设计22二、 有限状态机设计二、 有限状态机设计状态机工作时序图状态机工作时序图状态状态2：等待：等待电子系统设计23二、 有限状态机设计二、 有限状态机设计?ADC0809介绍介绍?8位位A/D转换集成电路转换
6、集成电路?与单片机有良好的接口与单片机有良好的接口 ?无需调整无需调整0点、满度点、满度 ?8通道模拟输入通道模拟输入 ?0V to 5V 输入（输入（ 5V单电源时 ）单电源时 ） ?输出兼容输出兼容TTL电平电平 ?标准的标准的 28-pin DIP 封装封装特点：管脚排列图：特点：管脚排列图：电子系统设计24二、 有限状态机设计二、 有限状态机设计内部结构图：内部结构图：Start CLK控制与时序控制与时序EOC八 路 模 拟 开 关八 路 模 拟 开 关SAR开关树开关树256R电阻网络电阻网络锁存与三 态输 出锁存与三 态输 出电 源地址锁存 与译码电 源地址锁存 与译码D0： ：
7、 ：D7OEVCC GNDIN0： ： ：IN7ADA ADB ADC ALEVref+Vref-电子系统设计25二、 有限状态机设计二、 有限状态机设计管脚说明：管脚说明：IN0 IN7: 模拟输入模拟输入 START:转换启动转换启动. H有效有效 EOC: 转换结束信号转换结束信号. 转换开始变为转换开始变为L，转换完成变为，转换完成变为H D0D7: 数据输出数据输出 OE: 输出使能输出使能. OE = 0: 高阻高阻; OE = 1:输出输出 CLK :时钟时钟 VCC: 5V 10%. +VREF:正基准电压正基准电压. GND : 地地 VREF:负基准电压负基准电压 ALE
8、: 地址锁存地址锁存. H有效有效 ADDAC : 输入通道地址输入通道地址电子系统设计26二、 有限状态机设计二、 有限状态机设计典型应用：典型应用：电子系统设计27二、 有限状态机设计二、 有限状态机设计转换时序图：转换时序图：电子系统设计28二、 有限状态机设计二、 有限状态机设计作业：作业：设计一个设计一个AD0809的采集控制状态机的采集控制状态机实验：实验：利用利用AD0809采集采集64组数据，并将这组数据，并将这64组数据保存 在组数据保存 在RAM中，显示保存的各组数据；通过中，显示保存的各组数据；通过DAC0832将这 些数据还原成模拟信号（循环输出），用数字示波器 观察并记录输出波形。将这 些数据还原成模拟信号（循环输出），用数字示波器 观察并记录输出波形。
