《数字逻辑电路课件4》由会员分享，可在线阅读，更多相关《数字逻辑电路课件4（159页珍藏版）》请在金锄头文库上搜索。
1、第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 内容提要内容提要内容提要内容提要本章重点介绍组合逻辑电路的特点、分析与设计。本章重点介绍组合逻辑电路的特点、分析与设计。 在此基础上，介绍常用的集成组合逻辑电路。说明组合在此基础上，介绍常用的集成组合逻辑电路。说明组合 逻辑电路上存在的竞争冒险现象，产生的原因及消除逻辑电路上存在的竞争冒险现象，产生的原因及消除 方法。方法。重点是译码器和数据选择器。重点是译码器和数据选择器。作业作业作业作业pp.210-214pp.210-214pp.210-2
2、14pp.210-214题题4.24.24.24.2题题4.34.34.34.3题题4.64.64.64.6题题4.84.84.84.8题题4.104.104.104.10题题4.124.124.124.12题题4.154.154.154.15题题4.16 4.16 4.16 4.16 题题4.184.184.184.18题题4.194.194.194.19题题4.22 4.22 4.22 4.22 题题4.274.274.274.27题题4.32 4.32 4.32 4.32 主要内容主要内容主要内容主要内容4.1 4.1 4.1 4.1 概述概述 4.2 4.2 4.2 4.2 组合逻辑电
3、路的分析和设计组合逻辑电路的分析和设计 4.3 4.3 4.3 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路 4.4 4.4 4.4 4.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象1.1.组合逻辑电路的特点组合逻辑电路的特点任意时刻的输出仅仅取决于该时刻的输入，与电任意时刻的输出仅仅取决于该时刻的输入，与电 路原来的状态无关。路原来的状态无关。 例例4.1.1 4.1.1 4.1.1 4.1.1 如对于图所示电路如对于图所示电路 其输出端的逻辑式为其输出端的逻辑式为 ( ( ( () ) ) ) ( ( ( () ) ) ) ( ( ( () ) ) ) ACACAC
4、ACBCBCBCBCABABABABACACACACBCBCBCBCABABABABY Y Y Y + + + + + + += = = = = = = ABCY; ; ;1 1 1 1, , , ,1 1 1 1, , , ,1111111111111 1 1 1. . . .2 2 2 20 0 0 01 1 1 12 2 2 2= = = = = = = = = = = = = = = = EXEXEXEXS S S SY Y Y YY Y Y YY Y Y YY Y Y YY Y Y YS S S S工作，此时输出端工作，此时输出端时，编码器不能时，编码器不能当当; ; ; ;1 1
5、1 1, , , ,0 0 0 0, , , ,1111111111111 1 1 11 1 1 1 0 0 0 0. . . .3 3 3 30 0 0 01 1 1 12 2 2 20 0 0 07 7 7 7 = = = = = = = = = = = = = = = = = = = = EXEXEXEXS S S SY Y Y YY Y Y YY Y Y YY Y Y YY Y Y YI I I II I I IS S S S但但为为时，则输出端时，则输出端输入信号输入，即输入信号输入，即此时如果没有此时如果没有时，编码器可以工作。时，编码器可以工作。当当L说明：说明：输输入入输输 出
6、出1 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 10 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0
7、 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 0S 1 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 1SYEXY1 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1
8、1 1 1 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 10I1I2I3I4I5I6I7I2Y1Y0Y4.3.1 4.3.1 4.3.1 4.3.1 4.3.1 4.3.1 4.3.1 4.3.1 编码器编码器编码器编码器也可以是低电平。也可以是低电平。高电平高电平先权低的信号，可以是先权低的信号，可以是信号优信号优必须为高电平，比这个必须为高电平，比这个入信号入信号这个信号优先权
9、高的输这个信号优先权高的输但在比但在比级高的信号优先编码，级高的信号优先编码，则优先则优先若几个信号同时输入，若几个信号同时输入，编码器有输入时，编码器有输入时，当当0 0 0 0. . . . 4 4 4 4= = = = S S S S输输入入输输 出出1 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 10 0 0 00 0 0 00 0 0 00 0 0 00 0
10、 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 0S 1 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 1SYEXY1 1 1 11 1 1 11
11、1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 1 1 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 11 1 1 10I1I2I3I4I5I6I7I2Y1Y0Y4.3.1 4.3.1 4
12、.3.1 4.3.1 4.3.1 4.3.1 4.3.1 4.3.1 编码器编码器编码器编码器输出。输出。，输出是以反码的形式，输出是以反码的形式任意时，则输出为任意时，则输出为，如如011011011011 0 0 0 0, , , ,1111111111110 0 0 01 1 1 12 2 2 20 0 0 03 3 3 34 4 4 45 5 5 56 6 6 67 7 7 7 = = = = = = = = = = = = Y Y Y YY Y Y YY Y Y YI I I II I I II I I II I I II I I II I I I例例4.3.1 4.3.1 4.3.
13、1 4.3.1 试用两片试用两片74HC14874HC14874HC14874HC148接成接成16161616线线4 4 4 4线优先编码线优先编码 器，将器，将A A A A 0 0 0 0 A A A A 1515151516161616个低电平输入信号编为个低电平输入信号编为00000000000000001111 1111 1111 1111 16161616个个4 4 4 4位二进制代码，其中位二进制代码，其中A A A A 15151515的优先权最高，的优先权最高， A A A A 0 0 0 0的优的优 先权最低先权最低。解：解：a. a. a. a.要求要求16161616个输入端，正好每个个输入端，正好每个74LS
