只有偏执狂才能生存

《只有偏执狂才能生存》由会员分享，可在线阅读，更多相关《只有偏执狂才能生存（14页珍藏版）》请在金锄头文库上搜索。

1、只有偏执狂才能生存。葛鲁夫 当你坐在计算机旁工作工作或在网上冲浪， 当你打开电视机欣赏节目， 当你在川流不息的人群中拿起无绳电话，当你的VCD或DVD正在播放惊心动魄的hoolywood 电影. .你可知道在这些和我们的生活生活和 工作如此密切相关的产品中有多少IC（大规模集成电路）在默默的工作。个人电脑、 因特网、 无绳电话、 天气预报、 模拟战争、 空中预警、 导弹卫星. .几乎所有的新名词都和IC密切相关。 IC工业的成就和未来正引起人类社会新的变革。当比尔.盖茨在condex大会上为我们描绘如诗般的 internet生活；当intel和amd宣布里程碑式的 1G处理器；你是否了解为致力

2、于创造和改变人们生活方式的IC设计设计工程师是如何把我们的每一个梦想变成现实？ 笔者愿以一个普通设计人员的身份帮你撩开IC设计的神秘面纱。 1，项目和课题； （1） Herbert Kroemer说过这样的名言：“任何一种新的并具创造性的技术的应用原理总是，也一直都是，因为这种技术所创造的应用。” 设 计IC的唯一目的就是为了满足某种需求，譬如CPU和DRAM是为了计算机而存在； 而 80C51 系列单片机就是因为很多的工控应用而蓬勃发展，而象mpeg1,mpeg2，m p3 解码器这些专用电路更是目的明确。因此IC设计项目总是和应用密切相关。不要盯住无用的“新技术”而投入过份的精力。早在vo

3、odoo之前 Nviria公司就创造了曲面帖图技术，但这种技术太超前了，以致它现在都是不切实际的幻想。然而任何IC开发计划又都必须具有前瞻性，只是这种前瞻性必 须是也只能是：当芯片在制造厂流片成功时正是它所对应的技术即将或大量应用时。 （2）在IC设计行业，“时间就是金钱”是永远不变的铁律。 没 有那个公司会做过时的IC，再傻的老板都不会在现在把开发mpeg1或 10M以太网芯片做为自己的目标， 因为技术和应用发展的方向正在淘汰他们，一切不和 时宜和不具前瞻性的项目都不具吸引力。我所在的term就将千兆以太网芯片作为自己的努力方向，因为它比现在正流行的传输率快一个阶段。随千兆以太网标准 的推出

4、，未来的局域网应用一定会是千兆的天下， 这称为技术贮备。 NVIDIA公司在推出TNT2 时早在研发NV20。符合技术发展潮流和应用规律的项目是 保证投资回报和团队生存的基本要求。 （3） “没有人愿意和巨人打架”， syrex和IDT的失败正是这句话的真实印证。 任何产品目标 都必须是切实可行符合业界规范的。一个小的刚刚涉足IC设计的trem将CPU设计作为自己的目标无疑是可笑和毫无意义的。他必须了解自己的研发能力可以 达到什么样的程度，这包括了项目带头人的能力和技术专长，包括了整个团队的开发经验等等。在IC设计中，最讲究的就是要“专”，不要什么都想干，往往什么 都干不成。比如一个在网络开发

5、方面有经验的TERM没必要选择开发单片机，最可能的是他会开发网路产品而在需要用单片机或DSP作为 microcontroller时去买nation semicond ucter或TI的芯核(我们所属的TMI公司就是这样)；我们在开发USB芯 片的过程中， 从来不把host controller作为自己的目标， 因为作为一个在国内的刚刚组建的IC design term，我们根本没有技术，经验和能力去和nec、philips、intel或、nation semiconductor比较。即使我们研发的USB1.1标准的芯核也只可以作为usb接口的以太网卡的一部分来使用，而不是作为一款单独的产品；众

6、 所周知曾经有中国的SVCD规范出台，SVCD的最终失败正是因为它不符合国际标准；符合标准是IC设计的前提，计算机产业的迅速发展正是因为它的标准 化。对标准的兼容性是一片IC是否可以被市场认可的关键。VIA正是因为intel在很多技术上的专利而不得不收购S3、syrex等公司来换取技术专利 交换协议以保持和intel处理器的兼容性。另外，一个研发团队对标准的掌握程度和速度直接决定产品在市场中的成败。我们在开发USB接口的 100M以太 网卡芯片的过程中，之所以USB部分开发迅速，而net work的mac部分遇到困难，正是因为我们对network协议的无知，后来由熟知网路协议的台湾term来完

7、成； 2，实现方法； IC 从生产目的上可以分成为通用IC（如CPU，DRAM，接口芯片等）和ASIC(Application Specific Integreted Circuit)两种，ASIC是因应专门用途而生产的IC。 从结构可以分成数字IC，模拟IC，数模混合IC三种，而SOC（system on chip ）则成为发展的方向。从实现方式上讲可以分为三种。基于晶体管级，所有器件和互连版图都采用人工的称为全定制（full-custom）设计，这种方法比 较适合于大批量生产的，要求集成度高、速度快、面积小、功耗低的通用型IC或是ASIC。基于门阵（Gate-Array） 和标准单元 （S

8、tandard -Cell） 的半定制设计 （Semi-custom）由于其成本低、周期短、芯片利用率低而适合于批量小、要求推出速度快的芯片 。基于IC生产厂家已经封装好的PLD（Programmable Logical Design）芯片的设计，因为其易用性、“可重写性”受到对集成电路工艺不太了解的系统集成用户的欢迎。 他的最大特点就是只须懂得硬件描述语言就可以使 用特殊EDA工具“写入”芯片功能。但PLD集成度低、速度慢、芯片利用率低的缺点使他只适合新产品的试制和小批量生产。近年来PLD中发展最活跃的当属FPGA(Field Programmable Gate Array)器件. 从采用的

9、工艺可以分成双极型(bipolar)，MOS和其他的特殊工艺。硅（Si）基 半导体工艺中的双极型器件由于功耗大、集成度相对低，在近年随亚微米深亚微米工艺的的迅速发展， 在速度上对MOS管已不具优势，因而很快被集成度高，功耗 低、抗干扰能力强的MOS管所替代。MOS又可分为NMOS、PMOS和CMOS三种；其中CMOS工艺发展已经十分成熟，占据IC市场的绝大部分份额。 AsGa器件因为其在高频领域（可以在 0 .35um下很轻松作到 0GHz）如微波IC中的广泛应用，其特殊的工艺也得到了深入研究。 而应用于视频采集领域的CCD传感器虽然也使用IC一样的平 面工艺，但其实现和标准半导体工艺有很大不

10、同。 从设计方法可以分成自顶而下（top-down）和自底而上两种方法。top-down的设计方法在IC开发中,根据不同的项目要求， 根据项目经费和可供利用的EDA工具和人力资源，根据代工厂的工艺实际，采用不同的实现方法是很重要的决策. （5） 技术创新和紧跟潮流是IC公司良性循环的根本保证；（需要讲吗？） 3，IC设计中所使用的EDA工具； 俗 话说“公欲善其事，必先利其器”。IC设计中EDA工具的日臻完善已经使工程师完全摆脱了原先手工操作的蒙昧期。 IC设计向来就是EDA工具和人脑的结 合。随着IC不断向高集成度、高速度、低功耗、高性能发展，没有高可靠性的计算机辅助设计手段，完成设计是不可

11、能的。IC设计的EDA工具真正起步于 80 年代， 1983 年诞生了第一台工作站平台apollo;20 年的发展,从硬件描述语言（或是图形输入工具）到逻辑仿真工具（LOGIC SIMUL ICATION） ，从逻辑综合（logic synthesis）到自动布局布线(auto plane viewlogic公司的viewdraw等，均可根据不同的厂家库而生成和输入晶体管或门电路相对应的模拟网表。 （2） 电路仿真软件(circuit simulation)： （ 分 为数字和模拟两大类） 。电路仿真工具的关键在于对晶体管物理模型的建立， 最切和实际工艺中晶体管物理特性的模型必然得到和实 际电

12、路更符合的工作波形，随IC集成度的日益提高，线宽的日趋缩小，晶体管的模型也日趋复杂。任何的电路仿真都是基于一定的厂家库，在这些库文件中制造厂 为设计者提供了相应的工艺参数；如TSMC0.18um Cu CMOS工艺的相关参数高达300 个之多；可以用于数字仿真的工具有很多，先期逻辑仿真的目的只是为了验证验证功 能描述是否正确。对于使用verilog HDL生成的网表，cadence公司的verilog-XL是基于UNIX工作站最负盛名的仿真工具； 而近年随PC工作站的出现，viewlogic的 VCS和mentor公司的modelsim因其易用性而迅速崛起并成为基于廉价PC工作站的数字仿真工具

13、的后起之秀；对于VHDL网表仿真， cadence公司提供AFROG；SYNOPSYS公司有VSS，而mentor公司基于PC的MODELSIM则愈来愈受到新手们的欢迎。 PSPICE最早产生于Berkley大学，经历数十年的发展，随晶体管线宽的不断缩小，PSPICE也引入了更多的参数和更复杂的晶体管模型。使的他在 亚微米和深亚微米工艺的今天依旧是模拟电路仿真的主要工具之一。AVANTI是IC设计自动化软件的“英雄少年”，它的HSPICE因其在亚微米和深亚微 米工艺中的出色表现而在近年得到了广泛的应用。cadence公司的spectre也是模拟仿真软件，但应用远不及PSPICE和HSPICE广

14、泛； 对于 特殊工艺设计而言， 由于它们使用的不是Si基bipolar或CMOS工艺，因而也有不同的设计方法和仿真软件；例如基于AsGa工艺的微波器件所使用的 工具，较著名的有HP的eesoft等； （3）综合工具(synthesis tools)： 用于FPGA和CPLD的综合工具包括有 cadence的synplify;synopsys公司的FPGA express和FPGA compiler;mentor公司的leonardo spectrum；一般而言不同的FPGA厂商提供了适用于自己的FPGA电路的专用仿真综合工具， 比如altera公司的MAXPLUS2 仅仅适用它自 己的MAX系

15、列芯片；而foundation则为XILINX器件量身定做. 最早的IC综合工具应该是cadence的buildgates;而Cadence最新版本的Envisi a Ambit(R)则在99年在ASIC international公司成功用于 240 万门的设计。使用较广泛的还有synopsys的design compiler和behavial compiler;基于不同的库，逻辑综合工具可以将设计思想转化成对应一定工艺手段的门级电路； 将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。 （4）lay

16、out工具和自动布局布线（auto plane （cadence的版图输入工具Virtuoso） （5） 物理验证（physical validate）和参数提取(LVS)工具依然可以分成为ASIC和FPGA两大类。 ASIC设计中最有名、功能最强大的是cadence的DRECULA，可以一次完成版图从DRC（设计规则检查） ，ERC（电气特性检查）到LVS（寄 生参数提取）的工序；DIVA作为其相对较弱的软件多提供给教学用途；AVANTI的STAR-RC也是用于物理验证的强力工具，而hercules则是 其LVS的排头兵。如同综合工具一样，FPGA厂商的物理验证和参数提取多采用专门的软件、 并和其仿真综合工具集成在一起。ALTERA的 MAXPLUS2 和XILINX的FOUNDATION是这样的典型； （6）由于VLSI尤其是ULSI电路的预投片费用都相当的高（如TSMC 0.25um CMO S 工艺一次预投片的费用为 100 万美圆，而 0.18um Cu CMOS 3.3V工艺的一次预投竟高达 300 万美圆） 。因而对AS