信号完整性基础

《信号完整性基础》由会员分享，可在线阅读，更多相关《信号完整性基础（28页珍藏版）》请在金锄头文库上搜索。

1、信号完整性基础入门手册2 - 4信号完整性概念回顾4 - 8数字信号时序产生的问题5隔离模拟故障6眼图：快速鉴定信号完整性问题的捷径8信号完整性测量需求9 - 25使用逻辑分析仪发现逻辑信号故障9逻辑分析仪探头方案10使用示波器揭秘模拟信号故障12示波器探测解决方案16使用实时频谱分析仪进行频域分析17利用集成测量工具识别信号完整性问题19简化复杂的抖动测量20使用时域反射仪进行关键的阻抗测量22信号发生器构建完整的测试系统24小结 3信号完整性基础信号完整性描述根据定义， “完整性” 是指 “完整和无损害的” 。 同样，一个具有良好的完整性的数字信号有干净、快速的上升沿；稳定和有效的逻辑

2、电平；准确的时间位置和没有任何的瞬态跳变。对于系统开发者而言， 不断发展的技术， 使得系统开发、 生产和维护完整、 无损害信号的数字系统越来越困难。本文的目的是提供引一些有关在数字系统信号完整性相关的见解，并说明其原因，特点，影响和解决方案。数字技术和信息时代二十多年前出现的个人电脑和蜂窝电话技术，已经从技术创新逐渐演变为生活必需品。 对于他们， 总的发展趋势保持不变：要求更多的功能和服务， 需要更多的带宽。 第一代个人电脑， 用户会为建立一个简单的电子表格而感到振奋。但到了现在，他们的需求详细的图形、高品质的音频，以及快速的流视频。 此外， 手机也不再仅仅只是满足人们的交谈需求。我们周围的世

3、界现在越来越多的依赖于信息快速、可靠的传递。术语“信息时代” 是用来形容这个新的相互交织、相互依存，以数据为基础的时代。半导体技术上持续的突破，已经在PC总线架构，网络基础设施，数字无线通信得到广泛的应用。在个人电脑，特别是在服务器处理器的速度已经升级到GHz的范围内，同时内存的吞吐量和内部总线速度也随之上升。高速的数据传输技术支持更为强大的计算机应用，如3D游戏和电脑辅助设计程序。先进的三维图像需要大量的数据在CPU、内存、显卡中进行传输。计算机技术只是带宽信息时代的一个方面的。 数字通信设备设计工程师(尤其是那些大力发展固网和移动网的基础设施)正逐步采用40 G的光、电数据传输技术。与此同

4、时，在数字高清视频技术领域，正在设计下一代传输高清晰、互动视频的设备。众多技术正在推动数据传输率进步。 新兴的串行总线正在打破并行总线构架的瓶颈。在一些情况下，故意增加系统时钟抖动以减少意外辐射。 更小、 更密集的电路板，采用球栅阵列封装和埋孔设计， 这些都已成为IC芯片供应商寻求最大限度地提高密度并尽量减少路径长度新的方式。逐渐增长的带宽为数字系统设计带来的挑战今天的数字带宽的“竞赛”需要有创新思维。现在的总线周期比20年前要快一千多倍。 曾经在毫秒时间内发生的数据交互， 现在要以纳秒来衡量。 为了实现这一改进，信号边沿的速度比以往任何时候要快100倍以上。然而，电路板的技术由于某些物理现实

5、的限制，未能跟上信号带宽的发展。 芯片见得传输时间大致没有发生变化。虽然几何尺寸缩小，电路板仍需要足够的空间容纳IC器件，连接器，无源元件，当然，还有总线本身。空间意味着距离，距离意味着延迟-这就是高速信号的最重要的挑战之一。4 边沿的速度或上升时间， 数字信号可以携带比自身重复频率更高频的能量。 实际上， 这些较高的高频能量成分， 用来构造理想的快速转换的数字信号。今天的高速串行总线，在时钟速率的第5次谐波上往往有大量的能量集中。因此，6英寸长的电路板走线，在传输上升时间小于4或6纳秒的信号时，会变成一段传输线。电路板的走线不再是简单的导体。 在较低的频率， 走线主要呈现出电阻特性。随着频

6、率增加，走线开始更像一个电容。在最高频率，走线的电感发挥更大的作用。信号完整性问题会在高频时凸显出来。 传输线阻抗的影响是至关重要的。 沿着走线的阻抗不连续会增加信号的反射，减慢信号的边缘，增加串扰。当电路板的地平面和电源层呈现感性时，原有的电源去耦功效将大打折扣。越来越快的边沿所产生的信号的波长越来越短， 当波长和走线长度可比时，会造成意想不到的辐射电磁干扰(EMI)。 这些辐射能量的可能会导致串扰和数字设备EMC (电磁兼容)测试的失败。更快的速度一般也意味着更大的电流消耗， 因此极为容易引起地弹效应，尤其是在多个信号同时跳变时。此外， 较高的电流会产生更多的电磁辐射能量， 必然引起串扰的

7、发生。随着数据传输率提高到千兆范围以后， 数字设计师面对所有的挫折都来自于高频设计。 一个理想的数字脉冲的时间和振幅应该是一致的， 没有偏差和抖动， 并快速干净的跳变。 随着系统速度增加， 越来越难以维持理想的信号特征，因此我们需要认真考虑的信号完整性问题。信号完整性概念回顾频率在千兆赫范围内，大量方面会影响信号的完整性：信号路径的设计，阻抗和负载，走线阻抗的影响，甚至电源的分配。设计工程师的任务是从一开始最大限度地减少这些问题，一旦出现及时纠正他们。为了做到这一点， 必须进行信号损伤来源的调查：数字问题和模拟问题。数字信号时序产生的问题从事新技术应用的工程师在设计数字系统时， 可能会遇到在数

8、字形式上表现出的信号完整性问题。 二进制信号在总线上或设备的输出产生不正确的值。 这些错误可能会出现在信号的波形上(例如用逻辑分析仪进行定时测量)，他们也可能会出现在状态或协议层。只需要一个错误的比特位就可以整个系统崩溃。数字信号畸变源于许多根源。 时间有关的问题特别是共同的：总线冲突当两个驱动器设备尝试同一时间使用相同的总线时会发生总线冲突。 通常， 一个驱动器应该保持高阻状态， 不妨碍其他驱动器同时发送数据。 如果高阻不及时改变，两驱动器则相互冲突。无论是那个驱动器，都会迫使总线的振幅达不到阈值电压。这将导致一个的逻辑水平应该是“ 1 ” 却变成“ 0 ” 。对于高速总线，源端和接收端的总

9、线冲突会由于飞行时间会变得更加复杂。 5信号完整性基础每一个设计的细节都很重要频率在百兆量级以上的时钟信号， 下列设计细节对减少信号完整性问题非常的重要：时钟分布走线布局残桩问题噪声容限阻抗匹配和负载传输线效应信号回流电流端接去耦电源分布建立/保持时间违规 越来越快的数字系统会使得建立/保持时间违规的问题越来越明显。一个时钟锁存的器件， 如一个D触发器， 要求数据在时钟边沿到来前保持稳定电平。 这就是所谓的 “建立” 时间。 同样，输入数据必须在时钟边沿到来后继续有效。这就是所谓的“保持” 时间。违反建立或保持时间的要求，可能会导致不可预测故障的输出，或可能会导致输出数据根本没有翻转。建立和保

10、持时间的要求会随着器件速度增加而减少，使时序关系更加难以处理。亚稳态 亚稳态是一个不确定或不稳定数据状态， 例如违反建立/保持时间信号输入，输出信号可能是延迟出现或出现一个完全错误的电平，如欠幅脉冲，一个毛刺，或者错误的逻辑电平。无效输入 无效输入是指对于多输入端逻辑器件的信号输入，出现没有预定义的逻辑组合。原因可能是由于输入信号之间各种各样的问题或者延迟造成的。码间干扰(ISI) 码间干扰是指一个符号干扰一些列紧随其后的符号，造成信号的失真。这是由于走线的高频率损耗和反射所导致的噪声和抖动引起的。逻辑分析仪是强大的测量工具， 可以帮助用户获取和分析数字信号。 今天先进逻辑分析仪可以同时捕获上

11、千个测试点的信号， 然后显示信号的数字脉冲和信号间的时间关系。像这种常规类型的逻辑分析仪， 在波形上无法区分幅度的错误或者毛刺，尽管它们含有不正确的数据，但都有可能被看作有效的逻辑电平。 可以使用数据列表显示来发现异常的数据。 例如用十六进制数表示所采集信号的内容，但数据列表显示也不能解释错误的根本原因。如果没有进一步的手段探测到的信号的行为， 单纯靠逻辑分析仪是很难找到的逻辑错误的原因的。6 看到数字信号的模拟缺陷，那么许多数字信号的问题会变得容易得多。虽然某个问题可能只是出现了一个错误的数字脉冲， 但往往问题会归结于信号模拟特征。 数字信号的模拟特征异常可导致逻辑故障， 例如信号幅度过低

12、， 或缓慢的上升时间， 会变成不正确的逻辑状态。 同时观测一个数字信号脉冲和其模拟特征， 往往是追踪、 解决问题的第一步。由于示波器可以信号的拟特征， 常用来寻找信号完整性问题的根本原因。 示波器可以显示波形的细节， 边沿和噪声， 并且也可以用来检测并显示瞬变的故障。 示波器具有强大的触发和分析功能， 可以帮助工程师追踪模拟特征的异常、解决电路的故障。产生模拟故障的原因：图1：幅度问题幅度问题 幅度问题包括振铃、跌落、欠幅脉冲等。图2：上升沿畸变上升沿畸变 由于电路板布板布局问题，或者不正确的端接，甚至由于半导体器件的问题所引起的。边沿畸变主要包括预过冲、正过冲、振铃、振荡或上升沿减慢。 7信

13、号完整性基础图3：反射反射 主要由于端接和电路板布局问题， 信号在走线阻抗失配的地方会被反弹回源端并造成幅度上的变化。图4：串扰串扰-在相邻的走线间，由于互感或者互容的存在，将一条信号线上的能量耦合到其他走线所造成的干扰。 越快的上升沿含有越高的电流， 产生越强烈的辐射，随即产生串扰。图5：地弹地弹 由于芯片吸收过量的电流，或者电源层和参考层阻抗过大，引起参考面的电压波动。图6：抖动抖动 定义为信号边沿与理想边沿的时间差。产生抖动的主要原因有：噪声、 串扰和时间不稳定性。 抖动会影响数字系统的定时精度以及同步性。8 看上去的结果类似于眼睛。理想的情况是， 每一个新的曲线和之前的曲线完全重合起来。但在现实中，信号完整因素会慢慢积累，造成