《数电实验之移位寄存器》由会员分享，可在线阅读，更多相关《数电实验之移位寄存器（6页珍藏版）》请在金锄头文库上搜索。
1、移位寄存器移位寄存器一一 实验目的实验目的 1学习用 D 触发器构成移位寄存器（环行计数器）2掌握中规模集成电路双向移位寄存器逻辑功能及使用方法 二二 实验原理实验原理 1、用 4 个 D 触发器组成 4 位移位寄存器，将每位即各 D 触发器的输出 Q1、Q2、Q3、Q4分别接到四个 01 指示器（LED）将最后一位输出 Q4反馈接 到第一位 D 触发器的输入端，则构成一简单的四位移位环行计数器。 2、移位寄存器具有移位功能，是指寄存器中所存的代码能够在时钟脉冲的 作用下依次左移或右移。对于即能左移又能右移的寄存器称为双向移位寄存器。 只需要改变左移、右移的控制信号便可实现双向移位的要求。根据
2、移位寄存器 存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形 式。 本实验选用的 4 位双向移位寄存器，型号为 74LS194A（或 CD40194） ， 两者功能相同，其引脚分布图如下图 18.1 所示：其中 A、B、C、D 为并行输入端，A 为高位依次排列；QA、QB、QC、QD 为并行输出端；SR为右移串行输入端；SL为左移串行输入端；S1、S0为操作模 式控制端；CLR 为异步清零端；低电平有效；CLK 为 CP 时钟脉冲输入端。 74LS194A 有 5 种工作模式：并行输入，右移（QDQA） ，左移（QDQA） ， 保持和清零。 74LS194 功能表如表 18
3、.1 所示：CLR CP S1 S0 工作状态01111XXX X000 1101 1置零保持右移，SR为串行 输入，QA为串行 输出 左移，SL为串行 输入， QD为串行输出 并行输入表 18.1三三 实验器件实验器件 数字实验箱 集成电路芯片： 74LS742 （CD40132） ；74LS75 ；74LS76 ； 74LS194A（CD40194） 。图 18.1四四 实验内容实验内容 1.用 74LS74 组成移位寄存器，使第一个输出端点亮 LED 并使其右移循环。 顺序是 FF1、FF2、FF3、FF4。 A)1. 用两个 74LS74 按图 18.2 连接：图 18.2 1. CP
4、 时钟输入先不接到电路中（单步脉冲源或连续脉冲源） ； 1. 连接线路完毕，检查无误后加+5V 电源； 2. 观察 4 个输出端的 LED 应该是不亮的，如果有亮的话，应按清零端的逻辑 开关， （给出一个低电平信号清零后，再将开关置于高电平）即将 4 个 D 触 发器输出端的 LED 清零。 3. 将第一个 D 触发器通过预置端（PRE）置“1” （操作时注意先将该逻辑开关 给一低电平，然后再回到高电平，此时 LED1应亮。 4. 加入 CP 脉冲信号（手动控制的单步脉冲源或 1HZ连续脉冲源的信号） ，此 时应看到输出端 LED 发亮的顺序为 LED1LED2 LED3 LED4 LED1，
5、 即输出端显示移位循环一个高电平“1” 。 B） *测试 74LS194 （或 CD40194）的逻辑功能 请按下面要求接线：（CLR） 、S1、S0、SL、SR、D3、D2、D1、D0分别接到逻辑开关，DRQD、CC、QB、QA接到 01 指示器，CP 脉冲接到单次脉冲源输出插口。 然后请按下表规定的输入状态，逐项进行测试，并将测试结果和功能总结 填入表 18.2 中。清零 模式 时钟 串行 输入 输出功能CLR S1 S0 CP SL SRD C B AQD QC QB QA0 1 111X X 1 1 0 1 1 00 0X X XX 0X 11 0X XX X X X D C B A
6、X X X X X X X X X X X X表表 18.218.21.清零：令 CLR（）=0，其它输入为任意态，此时寄存器输出 QD、 QC DR、QB、QA应均为 0 然后使 CLR（）=1。即该寄存器为异步复位且响应DRCLR（）的低电平。DR2并行输入：令 CLR（）=S1=S0=1，输入任意 4 位二进制数，如DRD3、D2、D1、D0=abcd，加上 CP 脉冲，观察寄存器输出状态的变化是否发生在 CP 脉冲的上升沿，输出是否为 abcd，即寄存器在进行装载的功能。 3右移：清零后，令=1，S1=0，S0=1，由右移输入端 SR 送入二进制数码DR0100，在 CP 脉冲上升沿的
7、作用下（给一次信号按动一次脉冲）观察输出情况 是否将输入信号进行右移，流向是 SRQA QB QC QD。如若不是，请检查 并改正为右移传输信号。 图 18.3 为 74LS194 执行右移传输信号逻辑功能：图 18.3 4左移：先清零，再令 CLR（）=1 ，S1=1，S0=0，由左移输入端 SL 送入二进制DR数码 1011，送一个数加一次脉冲，在 CP 脉冲上升沿的作用下，观察输出情况， 是否将输入信号进行左移，流向是 SL QDQCQBQA。如若不是，请检查 并改正为左移传输信号。 图 18.4 为 74LS194 执行左移传输信号逻辑功能：图 18.4 5保持： 在寄存器输入端 D3
8、、D2、D1、D0预置任意 4 位二进制数码 abcd，令CLR（）=1，S1=S0=0，加一个 CP 脉冲，观察寄存器输出状态 QD DR、QC 、QB 、QA是 abcd 还是保持原来状态不变。此时不论有无 CP 到来， 输出应保持不变即寄存器实行保持功能。 C) *循环移位 将 74LS194 按图 18.5 连接，CP 端接“单步脉冲源” ，并行输入预置数 0100，然后进行右移循环，观察寄存器输出变化，并记录在表 18.3 中。图 18.5 CPQD QC QB QA0123401 0 0表 18.3 D* 用 74LS194A 接成多位双向移位寄存器 用两片 74LS194 接成
9、8 位双向移位寄存器的连接如图 18.6 所示：图 18.6 将其第一片的输出最高位 QD接至第二片的右移 SR端；而第二片的输出最低位 QA接到第一片的左移 SL端，同时将两片的 S1、S0、CP 和 CLR 端分别并联连 接，即构成 8 位双向移位寄存器。 五五 实验预习要求实验预习要求 1. 复习有关寄存器的内容 2. 查阅 74LS194、74LS74 逻辑线路图；熟悉其逻辑功能及引脚排列。 六六 实验报告实验报告 1. 画出实验内容“A”的电路，写出若要使输出同时循环两个“1” ，即“11” 时，应如何实现。 2. 分析实验结果，总结移位寄存器 74LS194 的逻辑功能并写入表格功能总结 栏。 3. 使寄存器清零，除采用 CLR 端输入低电平外，可否采用右移或左移的方法？ 可否使用并行输入法？若可行，应如何进行操作？
