《实验三 四位移位寄存器设计》由会员分享，可在线阅读，更多相关《实验三 四位移位寄存器设计（4页珍藏版）》请在金锄头文库上搜索。
1、实验三实验三 四位移位寄存器设计四位移位寄存器设计一、实验目的一、实验目的l、掌握移位寄存器的存储原理与移位原理；2、掌握 VHDL 语言的生成语句的使用方法；3、用 VHDL 语言设计串入并出移位寄存器电路；4、设计一个 4 位串入并出移位寄存器电路。二、实验原理二、实验原理生成语句具有复制作用，可以生成与某个元件或设计单元电路完全相同的一组并行元件或设计单元电路结构。如果使用元件例化语句，生成器件，那么设计前必须先有这个元件。当时钟信号边沿到来时，输入端的数据在时钟边沿的作用下逐级向后移位，达到一定位数后输出，如下图所示。三、实验条件三、实验条件1、计算机；2、Quartus II 开发平
2、台；3、ME5000EDA 实验箱（备选）；四、实验步骤四、实验步骤1、创建工程；2、用 VHDL 语言设计一个 D 触发器。D 触发器 VHDL 源程序如下：3、用元件例化语句及生成语句完成四位移位寄存器设计4、仿真验证；5、编程下载。五、实验报告五、实验报告1、写出预习报告。2、写出 4 位串入并出移位寄存器的 VHDL 源程序；3、详述 4 位串入并出移位寄存器的工作原理；4、写出心得体会。六、思考题六、思考题1、如果做硬件验证的话，由于使用的内部时钟周期十分短，看不出效果，应该怎么修改程序。2、写出 4 位串入并出移位寄存器的 VHDL 源程序；3、详述 4 位串入并出移位寄存器的工作
3、原理；4、写出心得体会。实验四实验四 序列检测器的设计序列检测器的设计一、实验目的一、实验目的1、掌握序列检测器的工作原理；2、熟悉用 VHDL 设计一般状态机所包含的几个基本部分； 3、了解状态机在信号输出方式、结构方式、状态表达方式和编码方式的差异； 4、学习用状态机实现序列检测器的设计，并对其进行仿真。二、实验器材二、实验器材PC 机一台；教学实验系统一台；下载电缆一根。三、实验原理与内容三、实验原理与内容1、序列检测器的基本工作过程：序列检测器用于检测一组或多组由二进制码组成的脉冲序列信号，在数字通信中有着广泛的应用。当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置
4、的码相同，则输出 1，否则输出 0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。方框图如下：2、状态机的基本设计思想：在状态连续变化的数字系统设计中，采用状态机的设计思想有利于提高设计效率，增加程序的可读性，减少错误的发生几率。一般来说，标准状态机可以分为摩尔（Moore）机和米立（Mealy）机两种。在摩尔机中，其输出仅仅是当前状态值的函数，并且仅在时钟上升沿到来时才发生变化。米立机的输出则是当前状态值、当前输出值和当前输入值的
5、函数。比如要从一串二进制码中检测出一个已预置的 8 位二进制码 10001110，每增加一位二进制码相当于增加一个状态，再加上一个初始态，用 9 个状态可以实现。其过程如下：注意：此图作为参考，检测不同的二进制码其过程不同。四、实验步骤：四、实验步骤：1、充分理解状态机的工作原理，画出状态转换图；2、写出源程序，按顺序进行处理；3、检查结果是否正确。五、实验报告：五、实验报告：1、写出实验源程序，画出仿真波形；2、总结实验步骤和实验结果；3、心得体会本次实验中你的感受；你从实验中获得了哪些收益；本次实验你的成功之处；本次实验中还有待改进的地方；下次实验应该从哪些地方进行改进；怎样提高自的实验效率和实验水平等等。4、完成实验思考题。六、问题与思考：六、问题与思考：如果改变待检测的二进制码，状态转换图应如何变化。
