《唐朔飞_计算机组成原理_习题答案》由会员分享，可在线阅读，更多相关《唐朔飞_计算机组成原理_习题答案（21页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理计算机组成原理习题答案习题答案 第第 一一 章章5. 冯诺依曼计算机的特点是什么？解：冯氏计算机的特点是： 由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同一形式（二进制形式）存于存储器中； 指令由操作码、地址码两大部分组成； 指令在存储器中顺序存放，通常自动顺序取出执行； 以运算器为中心（原始冯氏机） 。7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。解：P10主机是计算机硬件的主体部分，由 CPU+MM（主存或内存）组成；CPU中央处理器（运算器与控制器合称 CPU） ，是
2、计算机硬件的核心部件主存存放正在运行的程序和数据的存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成存储单元可存放一个机器字并具有特定存储地址的存储单位存储元件存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取；存储字一个存储单元所存二进制代码的逻辑单位；存储字长一个存储单元所存二进制代码的位数；存储容量存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）机器字长CPU 能同时处理的数据位数；指令字长一条指令的二进制代码位数；8. 解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS
3、、CPI、FLOPS解：全面的回答应分英文全称、中文名、中文解释三部分。CPUCentral Processing Unit，中央处理机（器） ，见 7 题；PCProgram Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器；IRInstruction Register，指令寄存器，存放当前正在执行的指令的寄存器； CUControl Unit，控制单元（部件） ，控制器中产生微操作命令序列的部件，为控制器的核心部件；ALUArithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件；ACCAccumulator
4、，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器；MQMultiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。 X此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；MARMemory Address Register，存储器地址寄存器，用来存放欲访问存储单元地址的寄存器；MDRMemory Data Register，存储器数据缓冲寄存器，用来存放从某单元读出、或写入某存储单元数据的寄存器；I/OInput/Output equipment，输入/输出设备，为输入设
5、备和输出设备的总称，用于计算机内部和外界信息的转换与传送；MIPSMillion Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位；11. 指令和数据都存于存储器中,计算机如何区分它们？解：计算机硬件主要通过不同的时间段时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。另外也可通过地址来源地址来源区分，从 PC 指出的存储单元取出的是指令，由指令地址码部分 OP(Ad)提供操作数地址。问题讨论： 由控制器分析是指令还是数据； MAR 放地址，MDR 放 MM 的内容：指令、数据？ 指
6、令由指令寄存器存取； 存取数据和存取指令的操作在机器中完全一样； 有的机器指令和数据的地址不一样？（分区的问题） 第第 三三 章章1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？解：总线是多个部件共享多个部件共享的传输部件。总线传输的特点是：某一时刻只能有一路部件的信息在总线上传输，即分时使用分时使用。为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。围绕“为减轻总线负载”的几种说法： 应对设备按速率进行分类，各类设备挂在与自身速率相匹配的总线上； 应采用多总线结构； 总线上只连接计算机的五大部件； 总线上的部件应为低功耗部件。 总线上的部件应具
7、备机械特性、电器特性、功能特性、时间特性；第第 四四 章章7. 一个容量为 16K32 位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？ 1K4 位，2K8 位，4K4 位，16K1 位，4K8 位，8K8 位解：地址线和数据线的总和 = 14 + 32 = 46 根；各需要的片数为：1K4：16K32 / 1K4 = 168 = 128 片 2K8：16K32 / 2K8 = 84 = 32 片 4K4：16K32 / 4K4 = 48 = 32 片 16K1：16K32 / 16K1 = 32 片4K8：16K32 / 4K8 = 44 = 16 片
8、8K8：16K32 / 8K8 = 24 = 8 片 讨论：地址线根数与容量的关系，在此为 214=16K，14 根；数据线根数与字长位数相等，在此为 32 根。 9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。解：刷新对 DRAM 定期进行的全部重写过程；刷新原因因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无 CPU 访存死时间；异步式：是集中式和分散式的折衷。15. 设 CPU 共有 16 根地址线，8
9、根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W 作读写命令信号（高电平为读，低电平为写） 。现有下列存储芯片：ROM（2K8 位，4K4 位，8K8 位） ，RAM（1K4 位，2K8 位，4K8 位） ，及 74138 译码器和其他门电路（门电路自定） 。试从上述规格中选用合适芯片，画出 CPU 和存储芯片的连接图。要求：（1）最小 4K 地址为系统程序区，409616383 地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。解：（1）分配地址空间,写出对应的二进制地址码: CPU-16CPU-16 脚脚(64K)(64K)系统程序区地址（0-
10、4K） ：00000000 0000 0000 0000-00000000 1111 1111 1111；共 4K.用户程序区地址（4K -16K）：00000101 0000 0000 0000-00001111 1111 1111 1111；共 12K.（2）选片：ROM：4K4K4 位，2 片；ROM（2K8 位，4K4 位，8K8 位）RAM：4K4K8 位：3 片；RAM（1K4 位，2K8 位，4K8 位）（3）CPU 和存储器连接逻辑图及片选逻辑：4 片 4K 的存储器地址线相同：A0-A11；A12 A13每片不同，接入 74138 译码器作为片选信号（-CS-CS）：00 选
11、 ROM， 01、10、11 分别选 RAM13。A0-A11接 ROM（4K4 位） ，2 片；地址线一样，数据线分高低 4 位。A0-A11接 RAM (4K8 位),3 片；地址线一样，数据线一样。-MREQ-MREQ 端并联接入-G G2A2A/-G/-G2B2B ，A14 A15经与非门接入 G G1 1端。端。ROM 的-PD/Progr-PD/Progr 端接地（只读）端接地（只读） ，R/-W 接入 RAM 相应端。讨论： 选片：当采用字扩展和位扩展所用芯片一样多时，选位扩展。理由：字扩展需设计片选译码，较麻烦，而位扩展只需将数据线按位引出即可。 本题 ROM 如选用 2K8
12、ROM，片选要采用二级译码，实现较麻烦。 当需要 RAM、ROM 等多种芯片混用时，应尽量选容量等外特性较为一致的芯片，以便于简化连线地址线一样。 应尽可能的避免使用二级译码，以使设计简练。 片选译码器的各输出所选的存储区域是一样大的，因此所选芯片的字容量应一致，如不一致时就要考虑二级译码。16. CPU 假设同上题，现有 8 片 8K8 位的 RAM 芯片与 CPU 相连，试回答：（1）用 74138 译码器画出 CPU 与存储芯片的连接图；（2）写出每片 RAM 的地址范围；（3）如果运行时发现不论往哪片 RAM 写入数据后，以 A000H 为起始地址的存储芯片都有与其相同的数据，分析故障
13、原因。（4）根据（1）的连接图，若出现地址线 A13 与 CPU 断线，并搭接到高电平上，将出现什么后果？解：（1）分配地址空间：8 片 8K8 位，地址线相同：A0-A12，A13-A15接入74138 译码器输出 8 个片选信号（-CS-CS）分别选中 RAM1-8。（2）每片 RAM 的地址范围：0000-1FFF,2000-3FFF,4000-5FFF,6000-7FFF,8000-9FFF,A000-BFFF,C000-DFFF,E000-FFFF.（3）如果运行时发现不论往哪片 RAM 写入数据后，以 A000H 为起始地址的存储芯片(第 5 片)都有与其相同的数据，则根本的故障原
14、因为：该存储芯该存储芯片的片选输入端很可能总是处于低电平片的片选输入端很可能总是处于低电平。可能的情况有(假设芯片与译码器本身都是好的)： 该片的-CS 端与-WE 端错连或短路； 该片的-CS 端与 CPU 的-MREQ 端错连或短路； 该片的-CS 端与地线错连或短路；（4）如果地址线 A13与 CPU 断线，并搭接到高电平上，将会出现 A13恒为“1”的情况。此时存储器只能寻址到片选信号：A13=1 的地址空间(奇数片)，A13=0 的另一半地址空间（偶数片）将永远访问不到。 若对 A13=0 的地址空间（偶数片）进行访问，只能错误地访问到 A13=1的对应空间(奇数片)中去。第第 五五
15、 章章14. 在什么条件下，I/O 设备可以向 CPU 提出中断请求中断请求？解：I/O 设备向 CPU 提出中断请求的条件是：I/O 接口中的设备工作完成状态为 1（D=1） ；中断屏蔽码为 0 （MASK=0） ；且 CPU 查询中断时，中断请求触发器状态为 1（INTR=1） 。15. 什么是中断允许触发器？它有何作用？解：中断允许触发器是中断允许触发器是 CPU 中断系统中的一个部件，他起着开关中断的作用，即中断总开关中断总开关。中断屏蔽触发器可视为中断的分开关中断屏蔽触发器可视为中断的分开关。16. 在什么条件和什么时间，CPU 可以响应响应 I/O 的中断请求？解：CPU 响应 I
16、/O 中断请求的条件和时间是：当中断允许状态为1（EINT=1） ；且至少有一个中断请求被查到；则在一条指令执行完时一条指令执行完时，响应中断。 28. CPU 对 DMA 请求和中断请求的响应时间是否一样？为什么？解： CPU 对 DMA 请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此 CPU 必须以更短的时间间隔查询并响应 DMADMA 请求（一个存一个存取周期末取周期末） 。讨论： CPU 对 DMA 的响应是即时的； CPU 响应 DMA 的时间更短；DMA 比中断速度高； 因为 DMA 与 CPU 共享主存，会出现两者争用主存的冲突，CPU 必须将总线让给 DMA 接口使用，常用停止 CPU 访
