微机原理及应用过程考核答案

上传人:xzh****18 文档编号:35520734 上传时间:2018-03-16 格式:DOC 页数:7 大小:224.50KB
返回 下载 相关 举报
微机原理及应用过程考核答案_第1页
第1页 / 共7页
微机原理及应用过程考核答案_第2页
第2页 / 共7页
微机原理及应用过程考核答案_第3页
第3页 / 共7页
微机原理及应用过程考核答案_第4页
第4页 / 共7页
微机原理及应用过程考核答案_第5页
第5页 / 共7页
点击查看更多>>
资源描述

《微机原理及应用过程考核答案》由会员分享,可在线阅读,更多相关《微机原理及应用过程考核答案(7页珍藏版)》请在金锄头文库上搜索。

1、微机原理及应用微机原理及应用过程考核答案过程考核答案过程考核一过程考核一问答题:问答题: 1、分析说明 8086/8088 微处理器的指令 ADD AL,5BH 的执行过程? 答:指令的执行过程包括:取指令过程和执行过程。1.CS:IP 指示当前指令 ADD AL,5BH 的存储地址,由 BIU 中的 20 地址加法器将逻辑地址转换为物理地址,即 CS16+IP,并将其送至地址总线 AB,存储器 将指令输出,送数据总线,然后将 IP+1 送 IP,为取下一条指令做好准备; 2.BIU 将指令代码送内部的指令队列当中暂存; 3.执行单元 EU 取出指令,送指令寄存器 IR,通过指令译码器 ID

2、对指令译码, 分析出指令是个加法运算指令,并且分析出一个操作数在 AL 寄存器中,另一个 操作数在当前指令的下一地址当中; 4.CS:IP 取出下一个地址当中的操作数 5BH,送指令列,供 EU 使用; 5.EU 产生控制信号控制运算器 ALU,执行加法运算,将 AL+5BH 后再存入 AL 中, 完成指令的执行过程。2、8086/8088 微处理器工作在的最大模式和最小模式的区别是什么?各有什么 用途? 答:最大模式是指多处理器模式,最小模式是单处理器模式,其区别在于最大 模式下总线控制信号不是由微处理器产生,而是由单独的总线控制器产生,以 便于协调多个处理器的总线占用问题,而最小模式因系统

3、中只有一个处理器, 因此总线的控制信号由微处理器直接产生。 最大模式应用于多处理器的系统中,而最小模式应用于单微处理器的系统中。3、存储器的位扩展和地址扩展的方法是什么?地址扩展中对高位地址的译码有 几种方法,各有何特性?答:存储器的位扩展的方法是:将存储器芯片的除数据线外的所有同名引脚相 连即可,是存储器并联,而将数据线与 DB 上的不同数据位相连。 存储器的地址扩展的方法是:将存储器芯片的除片选信号线 CS 外的所有同名引 脚相连,而将片选信号线 CS 连接到,对 AB 高位地址译码的译码器上,实现不 同芯片的地址范围不同,产生存储器存储地址的串联模式。 地址扩展中对高位地址的译码有三种方

4、法:线译码、部分译码和全译码。 线译码:高位地址线直接接芯片的片选。电路简单,成本最小,但有重叠地址 和地址不连续的现象。 部分译码:仅对高位地址线的一部分地址线译码。成本较低,但有重叠地址, 实际经常采用此种方式。全译码:对所有的高位地址线进行译码。电路复杂,成本较高,不会出现重叠 地址。4、画出用 2K8 位的存储器 HM6116 构成 8K 的 8086CPU 的存储系统,要求:存 储器地址 00000H01FFFH,而且即可实现字节访问,又可实现字访问。答:连接示意图如下。过程考核二过程考核二问答题:问答题: 1、试分别指出下列各指令语句的语法是否有错,若有错,指明是什么错误。 MOV

5、BXBP,AX TESTBP,BL ADD SI,DA_BYTE ANDDH,DL CMPCL,1234H SHRBXDI,3 NOTCX,AX LEADS,35SI INCCX,1 INCDI 答: MOVBXBP,AX;错,BX 和 BP 都是基址指针 TESTBP,BL;对。 ADD SI,DA_BYTE;对。 ANDDH,DL;对 CMPCL,1234H;错,两个操作数的类型不同 SHRBXDI,3;错,移 3 位,要用 CL 存储移位位数 NOTCX,AX;错,NOT 是单操作数指令 LEADS,35SI;错,LEA 是取偏移地址,不能送段地址 INCCX,1;错,INC 是单操作数

6、加 1 指令,不用写 1 INCDI ;错,没有指名操作数的类型。2、试分析下面的程序段完成什么功能?MOVCL,4 MOVAL,48H ANDAL,0FH ORAL,30H MOVDL,48H SHRDL,CL ORDL,30H AL= 38H ,DL= 34H 答:功能是将二个压缩的 BCD 码 48H 转换成 ASCII 码:34H 和 38H3、从键盘键入 0 至 9 中任一自然数 X,求其立方值。答:程序如下:答:程序如下:DATA SEGMENTINPUT DB “PLEASE INPUT X (09):):$” TAB DW 0,1,8,27,64,125,216,343,512

7、,729X DB ?XXX DW ?DATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATA START: MOV AX,DATAMOV DS,AXMOV AH,9LEA DX,INPUTINT 21HMOV AH,1INT 21HAND AL,0FHMOV X,ALADD AL,AL MOV BL,ALMOV BH,0MOV AX,TAB BX MOV XXX,AXMOV AH,4CHINT 21HCODE ENDSEND START 4、设内存中有三个互不相等的无符号字数据,分别是放在 ARG 开始的字单元,编制程序将其中最大值存入 MAX 单元。答:程序如下

8、:答:程序如下:DSEGDSEG SEGMENTSEGMENTARGARG DWDW 7138H7138H,84A6H84A6H,29EH29EHMAXMAX DWDW ?DSEGDSEG ENDSENDS CSEGCSEG SEGMENTSEGMENTASSUMEASSUME CSCS:CSEGCSEG,DSDS:DSEGDSEG FMAXFMAX: MOVMOV AXAX,DSEGDSEG MOVMOV DSDS,AXAX MOVMOV SSSS, AXAX MOVMOV SPSP, SIZESIZE STKSTK LEALEA SISI, ARGARG MOVMOV AXAX,SISI

9、MOVMOV BXBX,SI+2SI+2 CMPCMP AXAX, BXBX; ;比较前两数的大小比较前两数的大小JAEJAE FMAX1FMAX1MOVMOV AXAX, BXBX;大数存;大数存 AXAX FMAX1FMAX1 :CMPCMP AXAX,SI+4SI+4 ;与第三个数比较;与第三个数比较JAEJAE FMAX2FMAX2MOVMOV AXAX,SI+4SI+4 FMAX2FMAX2 : MOVMOV MAXMAX,AXAX MOVMOV AHAH,4CH4CHINTINT 21H21H CSEGCSEG ENDSENDSENDEND FMAXFMAX 过程考核三过程考核三问

10、答题:问答题: 1、简述一般 I/O 接口的数据输入、输出过程。 答:一、输入操作 CPU 把指定外设的端口地址送上地址总线,外设译码选中一个外设的端口。CPU 等待数据总线上出现有效的数据。CPU 从数据总线上读取数据,存入累加器中。 二、 输出操作 CPU 把指定外设的端口地址送上地址总线,外设译码选中一个外设的端口。CPU 将要输出的数据送数据总线。CPU 等待数据传送完毕的应答信号。 2、中断向量表的功能是什么?如何利用其获得中断服务程序的入口地址? 答: 中断向量表的功能是:存储 8086CPU 中的 256 个中断向量的中断服务程序 的入口地址(首地址) ,每个中断向量的低字是偏移

11、地址、高字是段地址,需占 用 4 个字节。8086CPU 从内存的物理地址 000H 开始,依次安排各个中断向量, 向量号也从 0 开始,256 个中断占用 1KB 区域,形成中断向量表。 获得中断服务程序的入口地址的方法是:中断类型码为 N 的中断向量的物理地 址N4,取出 4 个字节,即为 N 型向量的中断服务程序的入口地址。3、采用 DMA 方式为什么能实现高速数据传输?DMA 方式适应于哪些场合? 答:实现高速数据传输的原因是:DMA 传送方式的实质是一种由硬件代替软件 的方法,提高数据的传输速度。在 DMA 传送过程中,CPU 已经不控制总线,而 由 DMA 控制器(DMAC)控制总

12、线,因此,DMAC 需代替 CPU 发出地址总线信号和 控制总线信号,控制外部设备和存储器的选通,数据直接通过数据总线进行数 据传输。 DMA 方式适应的场合有:高速外设与内存之间进行大量的数据交换时,为提高 传输速度而采用 DMA 方式。4、DMA 控制器怎样实现对存储单元和对 I/O 设备的寻址? 答:DMAC 对存储单元的寻址方式是:将 DMAC 内部的地址寄存器的值,通过地 址总线 AB,发出地址寻址存储单元。 DMAC 对 I/O 设备的寻址方式是:当响应外设的 DMA 传送请求后,通过一根控制 信号线 DACK,实现对 I/O 设备的寻址。 5、什么是总线?微型机中为什么要采用总线

13、结构? 答:总线是计算机各部件之间传递信息的一组公用连线。 微型机中采用总线结构是为了保证微机的通用性。不同厂家生产的各种外部设 备,可以通过公用的总线连接到微机系统当中。6、在总线上完成数据传输要经过哪几个阶段? 答:总线上完成数据传输要经过四个阶段。 (1)申请总线占用阶段由总线仲裁机构决定下一个总线周期的总线设备。 (2)寻址阶段主控模块发出地址,寻址从设备。 (3)传输阶段源数据通过数据总线流向目的设备。 (4)结束阶段让出总线,以便于其它设备占用总线。 7、总线带宽的含义是什么?已知计算机的工作频率为 33MHz,位宽为 16 位, 求总线的带宽是多少? 答:总线带宽的含义是:总线上

14、每秒传送的最大字节量。因为总线带宽=总线位宽/8 总线工作频率,因此总线带宽=16 位/8 33 MHz=66MB/s8、画出并行输入设备通过并行接口与系统连接的示意图,并说明并行接口的数 据输入过程? 答:连接示意图如下:并行接口的数据输入过程是: (1)外部设备首先将数据送给接口,并使状态线“数据输入准备好”成为高电平。(2)接口把数据接收到数据输入缓冲寄存器的同时,使“数据输入回答”线变为 高电平,禁止输入设备发送下一个数据,作为对外部设备的响应。 (3)外部设备接到此信号,便撤除数据和“数据输入准备好”信号。 (4)数据到达接口中后,接口会在状态寄存器中设置“输入准备好”状态位,以 便

15、 CPU 对其进行查询,接口也可以在此时向 CPU 发一个中断请求。所以,CPU 既可以用软件查询方式,也可以用中断方式来设法读取接口中的数据。 (5)CPU 从并行接口中读取数据后,接口会自动清除状态寄存器中的“输入准 备好”状态位,并且使数据总线处于高阻状态。此后,又可以开始下一个输入过 程。 9、如果要编制一个中断服务程序,其中断类型码给定为 34D,其入口地址应放 置在中断向量表的哪些单元?若中断服务程序的入口地址为 2345:0100H,画 出该中断的向量表的存储数据结构。 答:因为中断向量 N 的入口地址存放于中断向量表中,其存储器的物理地址: 中断类型码为 N 的中断向量的物理地址N4,因此 34D 中断向量的存放地址=34D4=136D=88H,34D 类型的中断处理程序的入口地址应存储于 88H、89H、8AH、8BH 中,其中断的向量表的存储数据结构如下图所示:地址内容88H00H 89H01H 8AH45H 8BH23H 10、假设一外设的数据端口地址为 201H,状态端口地址为 200

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > IT计算机/网络 > 计算机原理

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号