《计算机组成原理期末复习卷答案》由会员分享，可在线阅读，更多相关《计算机组成原理期末复习卷答案（14页珍藏版）》请在金锄头文库上搜索。
1、选择题选择题1用 16 位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是 _C_。A.0N1-2-（16+1） B.0N1-2-16 C.0N1-2-（16-1） D.0N1 2运算器虽有许多部件组成，但核心部件是_B。 A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器 3.计算机硬件能直接执行的只有_B_。 A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇 编语言 4.描述 PCI 总线中基本概念不正确的句子是_C_。 A.PCI 总线是一个与处理器无关的高速外围总线 B.PCI 总线的基本传输机制是猝发式传送 C.PCI 设备一定是主设备 D.系统中只
2、允许有一条 PCI 总线 5.常用的虚拟存贮系统由_A_两级存贮器组成，其中辅存是大容量的磁表 面存贮器。 A.主存-辅存 B.快存-主存 C.快存-辅存 D.通用寄存器-主 存 6.中断系统是由（D）实现的。 A 硬件 B 软件 C 固件 D 软硬件结合 7和辅存相比，主存的特点是（A） A 容量小，速度快，成本高 B 容量小，速度快，成本低 C 容量大，速度快，成本高 D 容量大，速度快，成本低 8查询中断请求的条件是_C_。A. 一条指令执行结束 B. 一次 I/O 操作结束C. 机器内部发生故障 D. 一次 DMA 操作结束 9若X补=1.000000，则代表的真值是（） 10相联存贮
3、器是按_C_进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与 堆栈方式 11下列数中最大的数为_B_。 A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 12以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出 数据传 输率最高的是_C_。 A.DRAM B.SRAM C.闪速存储器 D.EPROM 13在补码除法中，根据（C）上商“” 余数为正 B 余数的符号与除数的符号不同 C 余数的符号与除数的符号相同 D 余数的符号与被除数的符号相同14采用串行接口进行七位 ASC码传送，带有一位奇偶校验位为 1 位起始位 和
4、1 位停止位，当波特率为 9600 波特时，字符传送速率为_A_。 A.960 B.873 C.1371 D.480 15通道对 CPU 的请求形式是_B_。 A.自陷 B.中断 C.通道命令 D.跳转指令 16用于对某个寄存器中操作数的寻址方式称为_C_寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的字符码 是_C_。A 11011011 B 110110110 C 11000001 D 11100100 18连接计算机与计算机之间的总线属于（C）总线 A 内 B 系统总线 C 通信 D 外 19标准的 ASCII 码
5、（B）位 A 6 B 7 C 8 D 9 20某寄存器中的值有时是地址，因此只有计算机的_C_才能识别它。 A.译码器 B.判别程序 C.指令 D.时序信号 21对真值零表示形式唯一的机器数是_B_。 A 原码 B 补码和 移码 C 反码 D 以上都不对 22某计算机字长 32 位，其存储容量为 16MB，若按字编址，它的寻址范围是 _A_。 A. 4M B. 16MB C. 16MB D. 8MB 23定点 16 位字长的字，采用补码形式表示时，一个字所能表示的整数范围是 （A）A - 215 +（215 1） B -（215 1） +（215 1）C -（215 + 1） +215 D -
6、215 +215 24二地址指令中，操作数的物理位置可安排在_B_。 A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个寄存器 D 两个寄存器 25某 DRAM 芯片，其存储容量为 512K8 位，该芯片的地址线和数据线数 目为_D_。 A 8， 512 B 512， 8 C 18， 8 D 19， 8 26算术右移指令执行的操作是_B_。 A符号位填 0，并顺次右移 1 位，最低位移至进位标志位 B符号位不变，并顺次右移 1 位，最低位移至进位标志位 C进位标志位移至符号位，顺次右移 1 位，最低位移至进位标志位 D符号位填 1，并顺次右移 1 位，最低位移至进位标志位27计算机的外
7、围设备是指_D_。 A 输入/输出设备 B 外存储器 C 远程通信设备 D 除了 CPU 和内存以外的其它设 备 28中断向量地址是：_C_。 A 子程序入口地址 B 中断服务例行程序入口地址C 中断服务例行程序入口地址的指示器 D 中断返回地址29用某个寄存器中操作数的寻址方式称为_C_寻址。 A 直接 B 间接 C 寄存器直接 D 寄存器间接 30若浮点数用补码表示，则判断运算结果是否为规格化数的方法是 _C_。 A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数 C 数符与尾数小数点后第一位数字相异为规格化数 D 数符与尾数小数点后第一位数字相同为规格化数31存储单元是指_B_。
8、 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合 32在定点二进制运算器中，减法运算一般通过_D_来实现。 A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器 33主存贮器和 CPU 之间增加 cache 的目的是_A_。 A 解决 CPU 和主存之间的速度匹配问题 B 扩大主存贮器容量 C 扩大 CPU 中通用寄存器的数量 D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量 34单地址指令中为了完成两个数的算术运算，除地址码指明的一个操
9、作数 外，另一个常需采用_C_。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接 寻 35.CRT 的分辨率为 10241024 像素，像素的颜色数为 256，则刷新存储器的 容量为_B_。 A 512KB B 1MB C 256KB D 2MB 36.为了便于实现多级中断，保存现场信息最有效的办法是采用_B_。A 通用寄存器 B 堆栈 C 存储器 D 外存 37程序控制类指令的功能是_D_。A 进行算术运算和逻辑运算 B 进行主存与 CPU 之间的数据传送 C 进行 CPU 和 I / O 设备之间的数据传送 D 改变程序执行顺序 38.寄存器间接寻址方式中，操作数处在_B_
10、。A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 39指令周期是指_C_。A CPU 从主存取出一条指令的时间 ；B CPU 执行一条指令的时间 ；C CPU 从主存取出一条指令加上 CPU 执行这条指令的时间 ；D 时钟周期时间 ； 40位操作类指令的功能是_C_。 A.对 CPU 内部通用寄存器或主存某一单元任一位进行状态检测（0 或 1） B.对 CPU 内部通用寄存器或主存某一单元任一位进行状态强置（0 或 1） C.对 CPU 内部通用寄存器或主存某一单元任一位进行状态检测或强置 D.进行移位操作 41设 32 位浮点数中，符号位为 1 位，阶码为 8 位，尾数位为
11、23 位，则它所 能表示的最大规格化正数为_B_。 A+（2 2-23）2+127 B1+（1 2-23）2+127 C+（2 223）2+255 D2+127 -223 42下面描述的 RISC 机器基本概念中正确的句子是_B_。 A.RISC 机器不一定是流水 CPU B.RISC 机器一定是流水 CPU C.RISC 机器有复杂的指令系统 D.CPU 配置很少的通用寄存器 43为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备 间采用_D_接口。 A.SCSI B.专用 C.ESDI D.RISC 44目前大多数集成电路生产中，所采用的基本材料为_A_。A.单晶硅 B.非晶
12、硅 C.锑化钼 D.硫化镉45为确定下一条微指令的地址，通常采用断定方式，其基本思想是 _C_。 A.用程序计数器 PC 来产生后继微指令地址 B.用微程序计数器 PC 来产生后继微指令地址 C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控 制产生后继微指令地址 D.通过指令中指定一个专门字段来控制产生后继微指令地址填空题填空题1.指令格式中，地址码字段是通过 A.寻址方式来体现的，因为通过某种方式的 变换，可以给出 B.操作数有效 地址。常用的指令格式有零地址指令、单地址 指令、C.二地址指令三种.2.CPU 周期也称为 A.机器周期；一个 CPU 周期包含若干个 B.时钟周
13、期。任何一 条指令的指令周期至少需要 C.2 个 CPU 周期。3.一个定点数由 A.符号位和 B.数值域两部分组成。根据小数点位置不同，定点 数有 C.纯小数和纯整数之分。4.计算机系统中的存储器分为 A 内存和 B 外存。在 CPU 执行程序时，必须将指令存放在 C 内存中。5.CPU 中，保存当前正在执行的指令的寄存器为 A 指令寄存器 IR，保存当前正 在执行的指令的地址的寄存器为 B 程序计数器 PC，保存 CPU 访存地址的寄存 器为 C 内存地址寄存器 AR。 6.RISC 指令系统的最大特点是：A.指令条数少；B. 指令长度固定;C. 指令格式 与寻址方式种类少。7.衡量总线性
14、能的重要指标是 A. 总线带宽 ，它定义为总线本身所能达到的 B. 传输速率 。PCI 总线的指标可达 C.264MB/S 。8.在计算机术语中，将运算器、A 控制器、cache 合在一起，称为 B .CPU, 而将 B 和存储器合在一起，成为 C 主机。9.DMA 控制器按其 A.组成结构，分为 B 选择型和 C 多路型两种。10.Cache 是一种 A.高速缓冲存储器，是为了解决 CPU 和 B.主存之间 C. 速度不 匹配而采用的一项重要硬件技术。11.IEEE754 标准，一个浮点数由 A 符号位、阶码 E、尾数 M 三个域组成。其中 阶码 E 的值等于指数的 B.真值 e 加上一个固定 C.偏移值。12.寄存器寻址操作数在 A 寄存器 中，寄存器间接寻址操作数在 B 内存 中， 所以执行指令的速度前者比后者 C 快 。13.显示适配器作为 CRT 和 CPU 的接口由 A 刷新存储器、B 显示 控制器、C
