《数字信号发生器》由会员分享，可在线阅读，更多相关《数字信号发生器（16页珍藏版）》请在金锄头文库上搜索。
1、目 录摘要1 引言1 1 数字信号发生器总体设计原理1 1.1 数字信号发生器的原理框图1 1.2 数字信号发生器主要芯片介绍21.2.1 555 定时器2 1.2.2 同步十六进制可逆计数器 74LS19131.2.3 D/A 转换器5 1.2.4 权电路网络 D/A 转换器6 1.2.5 八位转换器 DAC08087 2 单元电路10 2.1 振荡器电路10 2.2 计数器电路112.3 D/A 转换电路12 3 结语13 4 致谢13 5 参考文献141数字信号发生器的设计数字信号发生器的设计通信工程专业学生 纪晓明指导教师 尹慧摘要：本文主要是以基础数字电子技术为核心对数字信号发生器进
2、行了简单的设计。数字信号发生 器是一种数据信号发生器，提高了信号测量的准确度、精度和变换速度，克服了模拟信号处理的诸 多缺点，模拟信号发生器随之被数字信号发生器所取代。整个设计是以振荡器和计数器以及数模转 换电路三个主要部分组成的，本电路的相关构成较其它方式的设计来说较为简单，实现方便。该数 字信号发生器运用数字电子技术，通过巧妙的设计和简易的硬件电路，产生数字式的正弦波幅值可 调的信号。产生的数字信号具有干扰小，输出稳定，可靠性高，特别是操作简单方便，人机接口友 好，成本低等优点。 关键词：数字信号发生器、振荡器、计数器、D/A 转换、应用The design of the digital
3、signal generatorCommunications engineering student Ji Xiao Ming Instructor Yin Hui Abstract ：In this paper, based on the basis of digital electronic technology as the core of digital signal generator, a simple design. The digital signal generator and a data signal generator to improve the signal mea
4、surement accuracy, precision, and by changing the speed to overcome the many shortcomings of the analog signal processing, analog signal generator along with the digital signal generator. The entire design is based on the oscillator and counters, and digital to analog conversion circuit of three mai
5、n components constitute the circuit design is compared with other forms of relatively simple and easy to achieve. The digital signal generator using digital electronic technology, digital signal of the sine wave amplitude adjustable through clever design and simple hardware circuit. Digital signal w
6、ith little interference, output stability, high reliability, in particular, simple operation, friendly interface, and low cost. Keywords: digital signal generator, oscillator, counter, the D / A conversion, the application2引言随着电子技术的发展，现在的数字信号发生器功能越来越强，可靠性和准确性也 越来越高。数字信号发生器是各种测试和实验过程中不可缺少的工具，在通信、测量、
7、雷达、控制、教学等领域应用十分广泛。不论是在生产、科研还是教学上，信号发生 器都是电子工程师信号仿真实验的最佳工具，而且，数字信号发生器的设计方法多， 设计技术也越来越先进。随着我国经济和科技的发展，对相应的测试仪器和测试手段 也提出了更高的要求，数字信号发生器己成为测试仪器中至关重要的一类，因此开发 数字信号发生器具有重大意义。但传统的信号发生器大多采用专用芯片或单片机或模 拟电路，成本高或控制方式不灵活或波形种类较少，这种方式制作过程复杂，而且准 确性与可靠性不高，成品面积大，不能满足科技发展的要求。因此，众多的商家更倾 向于成本少、电路构成简单但功能齐全的的数字信号发生器。 1 数字信号
8、发生器总体设计原理1.1 数字信号发生器的原理框图 如图 1-1 所示，数字信号发生器的设计原理是：接通电源后，由 555 定时器很方 便的接成施密特触发器，然后构成多谐振荡电路，产生方波，可作为计数脉冲使用。 而后用两片 74LS191 级联起来构成同步十六进制可逆计数器。两片 74LS191 的 CP 端 均与计数脉冲 CP 连接，因而是同步可逆计数器。计数脉冲作为计数器的输入，可使 同步计数器产生多位二进制数，进而在经过 D/A 转换电路便可输出稳定的正弦波。 系统框图多谢 振荡 电 路555 定 时器计 数 脉 冲计数器电路多片 74LS161 芯片多位二 进制数D/A 转 换电路正弦
9、波1.2 数字信号发生器的主要芯片介绍1.2.1 555 定时器555 定时器（又称时基电路）是一个模拟与数字混合型的集成电路。按其工艺分双 极型和 CMOS 型两类，其应用非常广泛。 555 定时器的组成和功能 图 20 是 555 定时器内部组成框图。它主要由两个高精度电压比较器 A1、A2，一 个 RS 触发器，一个放电三极管和三个 5K 电阻的分压器而构成。3123456ABCD654321DCBATitleNumberRevisionSizeBDate:22-Jun-2005Sheet of File:E:书书书书书书书书书书书书书书.ddbDrawn By:5K5K5K+ -TQ&
10、Q+ -AASRV1V21DQV THTLVRCCVSS1284563712CD图 2-0 555 定时器组成框图它的各个引脚功能如下： 1 脚：外接电源负端 VSS或接地，一般情况下接地。 8 脚：外接电源 VCC，双极型时基电路 VCC的范围是 4.5 16V，CMOS 型时基电路 VCC的范围为 3 18V。一般用 5V。 3 脚：输出端 Vo 2 脚：低触发端TL 6 脚：TH 高触发端 4 脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、DRDRTL TH 处于何电平，时基电路输出为“0” ，该端不用时应接高电平。 5 脚：VC为控制电压端。若此端外接电压，则可改变内部两
11、个比较器的基准电压， 当该端不用时，应将该端串入一只 0.01F 电容接地，以防引入干扰。 7 脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在 1 脚接地，5 脚未外接电压，两个比较器 A1、A2基准电压分别为的CCCCV31,V32情况下，555 时基电路的菜单如表 21 示。 表 21 555 定时器的菜单清零端DR高触发端 TH低触发端 TLQn+1放电管 T功能00导通直接清零1CCV32CCV310导通置 01CCV32CCV311截止置 11CCV32CCV31Qn不变保持1.2.2 同步十六进制可逆计数器 74LS191 74LS191 是同步十六进制可逆计数器，
12、除了有二进制加法计数功能外，还具有加 法计数、减法计数、预置数 、保持等功能。电路只有一个时钟信号输入端，电路的加、减 由 U/D 的电平决定，所以称这种电路结构为单时钟结构。74LS191 为可预置的 4 位二进制同4步加/减计数器，共有 54191/74191,54LS191/74LS191 两种线路结构形式。其主要电特 性的典型值如下：型号feDP54191/7419125MHz325mW54LS191/74LS19125MHz100mW74LS191 的预置是异步的。当置入控制端（）为低电平时，不管时钟的LOADCP状态如何，输出端（）即可预置成与数据输入端（）相一致的状态。30 QQ
13、30 DD74LS191 的计数是同步的，靠加在 4 个触发器上而实现。当计数控制端()CPEND为低电平时，在上升沿作用下同时变化，从而消除了异步计数器中出现的CP30 QQ计数尖峰。当计数方式控制（）为低电平时进行加计数，当计数方式控制（DU /）为高电平时进行减计数只有在为高电平时和才可以跳变。DU /CPENDDU /74LS191 具有超前进位功能。当计数溢出时，进位/错位输出端（）输出BOCO/ 一个高电平脉冲；其宽度为脉冲周期的高电平脉冲；行波时钟输出端（）输出CPRC 一个宽度等于低电平部分的低电平脉冲。CP 利用端，可级联成 N 位同步计数器。当采用并行控制时，则将接到后RC
14、CPRC 一级；当采用并行控制时，则将接到后一级。ENDENDRCCP下图是 74LS191 的引脚图和符号图；1 2 3 4 5 6 7 816 15 14 13 12 11 10 9 7419174191D1Q1 Q0 CT U/D Q2 Q3地地VCC D0 CP RC CO/BO LD D2D31 2 3 4 5 6 7 816 15 14 13 12 11 10 9 7419174191D1Q1 Q0 CT U/D Q2 Q3地地D1Q1 Q0 CT U/D Q2 Q3地地VCC D0 CP RC CO/BO LD D2D3VCC D0 CP RC CO/BO LD D2D312 345 67816 15 14 13 12 11 10 9表 同步十六进制加/减计数器 74LS191 的菜单LDLD CTCT U/DU/D CPCP D D3 3 D D2 2 D D1 1 D D0 0Q Q3 3n n+1+1 Q Q2 2n
