《计算机组成原理复习提纲总结》由会员分享，可在线阅读，更多相关《计算机组成原理复习提纲总结（11页珍藏版）》请在金锄头文库上搜索。
1、计算机系统概述 1、 建立整机概念、理解 Von Neumann 计算机体系结构思想，以及按此思想设计的计算机 组成部件和功能 冯冯诺依曼计算机的基本思想诺依曼计算机的基本思想 采用二进制形式表示数据和指令。指令由操作码和地址码组成；采用二进制形式表示数据和指令。指令由操作码和地址码组成； 将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动 完成计算任务。这就是完成计算任务。这就是“存储程序存储程序”和和“程序控制程序控制” （简称存储程序控制）的概念；（简称存储程序控制）的概念； 指令的执行是顺
2、序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移 指指 令实现。令实现。 计算机由存储器、运算器、控制器、输入和输出设备五大基本部件组成，规定了计算机由存储器、运算器、控制器、输入和输出设备五大基本部件组成，规定了 5 部部 分的基本功能分的基本功能2、 怎样区分存储器中存储的是数据还是指令？3、 理解指令与程序的基本概念。数据表示与运算器 1.常用的进位计数制及其相互转换 2.真值和机器数（原码、补码、反码、移码）真值和机器数（原码、补码、反码、移码） ，正数与负数的各种机器码表示方法、特别，正数与负数的各
3、种机器码表示方法、特别 是是 0 的表示方法的表示方法 真值：现实中真实的数值真值：现实中真实的数值 机器数：计算机中用机器数：计算机中用 0 和和 1 数码组合表达的数值数码组合表达的数值3.定点数（定点整整、定点小数）的表示范围 4.浮点数的表示范围，特别是按照 IEEE754 标准的浮点数表示范围。 例 1 某浮点数字长 32 位，其中阶码 8 位，以 2 为底，补码表示，尾数 24 位（含 1 位数 符） ，补码表示。现有一浮点数（AC5A3E00） ，请问它所表示的二进制真值是多少？以及 该浮点数格式表示的最大正数为多少？最大负数为多少？ 5.定点数的加、减运算，特别是减法运算，将被
4、减数变化为补码后进行加法运算。 6.溢出的判断（上溢、下溢）以及检验方法 7.定点数的乘法运算。 （原码一位乘法、原码两位乘法、补码一位乘法、补码两位乘法） 8.定点数的除法运算。 （原码一位除法【恢复余数法、不恢复余数法】 、补码一位除法）9.浮点数的加减（对阶、尾数加减、规格化后舍入） 、乘除运算10. 校验技术：奇偶校验、海明校验、CRC（循环冗余校验） 11. ALU 的设计（串行进位、先行进位）存储器1.存储器的分类及其相关概念存储器在计算机中的作用分类：存储器在计算机中的作用分类：Cache、主存、辅存、主存、辅存 存储方式分类：存储方式分类：RAM、ROM、SAM、DAM 存储介
5、质分类：半导体存储器、磁表面存储器、光存储器存储介质分类：半导体存储器、磁表面存储器、光存储器2.半导体随即存储器的工作原理，特别是静态存储器与动态存储器的工作原理及其比较。半导体随即存储器的工作原理，特别是静态存储器与动态存储器的工作原理及其比较。分类：按使用器件，半导体存储器分双极型半导体存储器（TTL）和 MOS 半导体存储器两种（1）TTL：存储速度高，集成度低，价格高，主要用于小容量的高速存储器（2）MOS：主要用于大容量存储器。根据存储信息机构的原理不同，又分为静态 MOS 存储器（SRAM)和动态 MOS 存储器（DRAM)，前者利用双稳态触发器来保存信息，只要不断电，信息是不会
6、丢失的，后者利用 MOS 电容存储电荷来保存信息，使用时，需不断给电容充电才能使信息保持。半导体存储器的主要优点是存储速度快，存储体积小，可靠性高；主要缺点是断电时，读写存储器不能保存信息。3.动态存储器的各刷新机制（集中刷新、分散刷新、异步刷新）的优缺点。动态存储器的各刷新机制（集中刷新、分散刷新、异步刷新）的优缺点。集中刷新：集中刷新：在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此时必须停止读写操作。缺点，由于在一定时间内不能进行读写操作，故访问存在死区。分散刷新：分散刷新：对每行存储单元刷新分散到美国存取周期内完成。不存在停止读写的死时间，但存取周期加长了，整个系统速
7、度降低。异步刷新：异步刷新：是前两种方式的结合，即可缩短死时间，又可擦很难过分利用最大刷新间隔 2ms 的特点。4.SRAM 的组成结构（存储体、读写电路、地址译码器、控制电路）及其工作过程5.存储器的扩展（位扩展、字扩展、字位全扩展）存储器的扩展（位扩展、字扩展、字位全扩展）位扩展法：只加长每个存储单元的字长，而不增加存储单元的数量字扩展法：仅增加存储单元的数量，而各单元的位数不变字位同时扩展法：既增加存储单元的数量，也加长各单元的位数存储器系统的存储容量： MN 位使用芯片的存储容量：LK 位(LM，KN)需要存储器芯片个数：(MN)/(LK)例： 利用 2K4 位的存储芯片，组成 16K
8、8 位的存储器，共需要多少块芯片？ 解：（16K8）/（2K4）8216即：共需 16 块芯片。(既需要位扩展，又需要字扩展）又例：利用 1K4 位的存储芯片，组成 2K8 位的存储器，共需要芯片数：（2K8）/（1K4）= 22=46.存储器的地址分配与片选逻辑（与存储器的地址分配与片选逻辑（与 CPU 的连接）的连接）CPU 对存储器进行读/写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。所以，存储器与 CPU 之间，要完成: 地址线的连接； 数据线的连接； 控制线的连接/读写线的连接片选线的链接合理选用芯片其他：时序，负载 存
9、储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。7.Cache 的基本工作原理以及与主存之间的映射方式（全相联映射、直接映射、组相联 映射）基本原理：基本原理：a)cache 是介于 CPU 和主存 M2 之间的小容量存储器，但存取速度比主存快。主存容量配置几百MB 的情况下，cache 的典型值是几百 KB。cache 能高速地向 CPU 提供指令和数据，从而加快了程序的执行速度。从功能上看，它是主存的缓冲存储器，由高速的 SRAM 组成。为追求高速，包括管理在内的全部功能由硬件实现，因而对程序员是透明的。b)Cache 的设计依据:CPU 这次访问过的数据，下次
10、有很大的可能也是访问附近的数据。c)CPU 与 Cache 之间的数据传送是以字为单位主存与 Cache 之间的数据传送是以块为单位d)CPU 读主存时，便把地址同时送给 Cache 和主存，Cache 控制逻辑依据地址判断此字是否在Cache 中，若在此字立即传送给 CPU ，否则，则用主存读周期把此字从主存读出送到 CPU，与此同时，把含有这个字的整个数据块从主存读出送到 cache 中。映射方式：映射方式：Cache 通过地址映射)的方法确定主存块与 Cache 行之间的对应关系，确定一个主存块应该存放到哪个Cache 行中.全相联映射：可以将一个主存块存储到任意一个 Cache 行优点
11、：命中率较高，Cache 的存储空间利用率高缺点：线路复杂，成本高，速度低直接映射：将一个主存块存储到唯一的一个 Cache 行优点：硬件简单，容易实现缺点：命中率低， Cache 的存储空间利用率低 组相联映射：可以将一个主存块存储到唯一的一个 Cache 组中任意一个行组间采用直接映射，组内为全相联硬件较简单，速度较快，命中率较高8.Cache 的主存块的替换算法以及写策略的主存块的替换算法以及写策略替换策略：替换策略：LFU（最不经常使用 ）：被访问的行计数器增加 1，换值小的行，不能反映近期 cache 的访问情况，LRU（近期最少使用） ：被访问的行计数器置 0，其他的计数器增加 1
12、，换值大的行，符合 cache 的工作原理随机替换：随机替换策略实际上是不要什么算法，从特定的行位置中随机地选取一行换出即可。这种策略在硬件上容易实现，且速度也比前两种策略快。缺点是随意换出的数据很可能马上又要使用，从而降低命中率和 cache 工作效率。但这个不足随着 cache 容量增大而减小。随机替换策略的功效只是稍逊于前两种策略。写策略：写策略：由于 cache 的内容只是主存部分内容的拷贝，它应当与主存内容保持一致。而 CPU 对 cache 的写入更改了 cache 的内容。如何与主存内容保持一致，可选用如下三种写操作策略。 a)写回法：换出时，对行的修改位进行判断，决定是写回还是
13、舍掉。b)全写法：写命中时，Cache 与内存一起写c)写一次法：与写回法一致，但是第一次 Cache 命中时采用全写法9.虚拟存储器（页式、段式、段页式）虚拟存储器（页式、段式、段页式）段式管理：把主存按段分配的存储管理方式优点：段的界线分明，段易于编译、管理、修改和保护，便于多道程序共享缺点：段的长度各不相同，主存空间分配麻烦页式管理：以定长页面进行存储管理的方式优点：页的起点和终点地址固定,方便造页表,新页调入主存也很容易掌握，比段式空间浪费小缺点：处理、保护和共享都不及段式来得方便段页式管理：分段和分页相结合的存储管理方式优点：综合段式和页式管理方式的特点缺点：需要多次查表过程页式虚拟
14、存储器页式虚拟存储器概念：以页为信息传送单位的虚拟存储器，即在这种虚拟存储器中，不论是虚拟空间，还是主存空间都被分成大小相等的页，称为页面。（A）逻辑页：虚存空间，虚拟地址分为两个字段：高位字段为逻辑页号，低位字段为页内行地址；（B）物理页：主存空间，实存地址也分为两个字段：高位字段为物理页号，低位字段为页内行地址页面大小都是相等的，所以页内行地址(位数)是相等的。工作原理一般方法（A）CPU 提供虚地址：逻辑地址+页内地址（B）访问页表：页表基址寄存器+逻辑页号（C）查表。若页面命中：主存地址：物理页号+页内地址若未命中：启动 I/O 系统，从外存调入主存。改进快表+慢表方法：快表由硬件组成
15、，只是慢表的小副本。查表时，由逻辑页号同时去查快表和慢表，当在快表中有此逻辑页号时，就能很快地把找到的对应的物理页号送入主存地址寄存器，并使慢表的查找作废。如果在快表中查不到，那就要多一个访问主存的时间查慢表，从中查到物理页号送入实存地址寄存器，同时，将此逻辑页号和对应的物理页号送入快表，替换快表中应该移掉的内容。优点：管理方便，空间利用率高缺点：页的处理，保护，共享等不方便段式虚拟存储器段式虚拟存储器段式虚拟存储器是以程序的逻辑结构所形成的段(如过程，子程度等)作为主存空间分配单位的虚拟存储管理方式，由于各段的长度因程序而异，虚拟地址由段号和段内地址组成。为了把虚拟地址变换成实存地址，需要一
16、个段表，段表是表示虚段(程序的逻辑结构)与实段(主存中所存放的位置)之间关系的对照表，段表也是一个段，每一段驻留在主存中，也可存放在外存中，需要时再调入主存。虚存地址：段号+段内地址地址变换段式虚拟存储器的优缺点：（1）优点：段的界线分明，就是程序的自然分界。段易于编译、管理、修改和保护。便于多道程序共享。某些类似的段(如堆栈，队例)具有可变长度，允许自由调度，以便有效利用主存空间。（2）缺点：由于段的长度各不相同，段的起点和终点不定，给主存空间分配带来麻烦。容易在段间留下许多空余的零碎主存空间，不好利用，造成浪费。段页式虚拟存储器段页式虚拟存储器段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。在这种方式中，把程序按逻辑单位分段以后，再把段分成固定大小的页。程序在主存的调入调出操作是按页面为单位进行的，但又可以按段实现共享和保护。可兼顾页式和段式的优点，其缺点是在地址变换过程中需要多次查表。地址变换在段页式虚拟存储器中，每道程序是通过一个段表和一组页表进行定位的
