《数字定时控制器设计报告(电子技术课程设计)》由会员分享，可在线阅读，更多相关《数字定时控制器设计报告(电子技术课程设计)（12页珍藏版）》请在金锄头文库上搜索。
1、电子技术课程设计报告 数字定时控制器 姓名： 肖 磊 学号：1120121756 班级： 06111206 时间： 2015.9.18一、设计要求 1.设计一个具有数字钟功能的数字定时控制器； 2.计时显示范围要求自00时00分00秒到23时59分59秒； 3.具有校时功能，可对小时、分、秒分别进行校准； 4.要求预选时刻到达时被控对象连续响10秒，蜂鸣器在10秒内断续鸣叫5次， 即响1秒停1秒。 二、设计目的 电子技术课程设计是继数字电子技术基础和模拟电子技术基础理论课、实 验课之后的重要的理论和实践综合设计环节。它的任务是在学生掌握和具备电 子技术基础知识和单元电路的设计能力之后，进一步学
2、习电子电路系统的设计 方法和实验方法，进一步掌握EDA仿真设计工具，着重培养学生独立分析问题 和解决问题的能力；为以后从事电子系统设计和开发应用打好基础。 三、设计方案 系统框图如图3-1所示 图3-1 数字定时控制器系统框图 1.秒脉冲发生器 方案一：采用555定时器，直接与计算数值的电容、电阻等组合，搭接出 一个秒脉冲发生电路。此方案的优点是接线方便，只需要一块芯片即可产生秒 脉冲，电容、电阻等其他器件使用也较少；缺点是产生的秒脉冲具有较大的误 秒脉冲 发生器 校时 计时电路 显示 时间预选 矩阵 输出 控制 被控对象差，无法用来给数字时钟进行相对精确的计时。 方案二：使用32.768KH
3、z的晶振作为基础脉冲发生器，再通过CD4060芯片 进行14分频产生2Hz的脉冲，并进一步进行二分频，最终得到1Hz的脉冲，即 所需的秒脉冲。此方案的优点是产生的秒脉冲很精确，能够使数字时钟进行精 确的计时；缺点是使用的芯片较多，接线相对复杂。 经过上述分析，虽然方案一中的电路设计相对简单，对于一个接线复杂的 系统，可以带来一定程度的便利，但本设计对于设计的计时精度有较为高的要 求，所以最终选取计时精度相对较高的方案二来设计秒脉冲发生器。设计电路 如图3-2所示。 图3-2 秒脉冲发生器电路图 2.计时电路 方案一：采用74LS160的同步十进制计数器芯片首尾相连来搭接时、分、 秒计时器。此方
4、案的优点是接线相对简单，且逻辑关系也更为明显，74LS160 芯片自带进位输出端口 ，可以直接引出作为下一片的时序脉冲信号，且工作 时 、 、 恒接高电平，只需控制 端口。 方案二：采用74LS90的二-五-十进制计数器首尾相连来搭接计时电路。此 方案的优点是其具有5421码的计数方法，可以很好的进行四舍五入的计数，避 免暂停带来的误差；缺点是连线相对复杂不少，尤其是芯片的4个输出端分居芯片两端，与数码管的连线也变得更为复杂。 经过上述分析，虽然方案二中的74LS90芯片可以进行四舍五入的计数，但 该芯片带来的接线复杂程度是显而易见的，在一个繁杂的电路中，在保证一定 精度的情况下，还是优先选择
5、接线更为简单的方案一。设计电路如图3-3所示。 图3-3 计时电路图 3.校时电路 方案一：采用多开关和多个单脉冲发生电路来搭接电路，其中开光来控制 电路的清零、运行和停止（进行校时） ，多个单脉冲发生电路分别产生对时、分、 秒的进位脉冲校时信号。此方案的优点是思路较为清晰，逻辑较于简单，便于 连线的正确性；缺点是使用的开关数量太多，并不符合实际使用的需求。 方案二:采用74LS175芯片搭接一个4位循环移位寄存器，依次产生 1000、0100、0010、0001的循环输出信号，分别对应秒校时、分校时、时校时、 运行（清零）的功能。其中前三位输出Q1、Q2、Q3分别接三个两输入与门的一 个输入
6、端，三个与门的另一个输入端统一接入单脉冲发生电路的输出信号，即 时、分、秒共用一个校时进位脉冲信号，只是通过循环的高电平来确定对哪一 位进行校时。此方案的优点是使用的开关数量较少，可以很好的满足实际的； 需求；缺点是思路较为复杂，电路连线也较为复杂。 经过上述的分析，虽然方案一对于简化电路的连线有很大的帮助，但使用 的开关数量实在太多，远远脱离了现实，很难让人接受，故选择只使用两个开 关的方案二来进行校时电路的设计。设计电路如图3-4所示。图3-4 校时电路图 4.时间预选矩阵电路（定时电路） 方案一：采用74LS195四位移位寄存器来搭接定时电路，利用74LS195芯 片的并行传输功能，使每
7、片74LS195与计时电路中所使用的74LS160一一对接， 并通过统一的脉冲控制，即可将计时器显示的时间读入定时电路中，以实现任 意定时的功能。此方案的优点是逻辑思路清晰，并且一一对应的电路连接方法 可以很好的简化电路的连线复杂程度；缺点是74LS195芯片本身的逻辑就相对 复杂，需要较多的电路联系以保证其正常工作。 方案二：采用74LS373八位并行锁存芯片来设计定时电路。此方案的优点 是一片74LS373可以同时与两片74LS160对接，进一步减少芯片数量，简化电 路，同时自身的工作逻辑也较为简单，只有ENG和 两个控制端，且实际控 制中，ENG恒接高电平，只需控制 端口即可。 经过上述
8、的分析，相对于方案一而言，方案二具有更好的可是实现，并且 对于简化电路帮助很大，所以选择方案二。设计电路如图3-5所示。图3-5 时间预选矩阵电路图 5.输出控制电路（闹铃电路） 方案一：针对设计任务中的要求预选时刻到达时被控对象连续响10秒，蜂 鸣器在10秒内断续鸣叫5次，即响1秒停1秒，可以十分巧妙的选用计时电路 的秒脉冲来控制响一秒停一秒，并且选用秒的十位来控制闹铃的最终停止。此 方案的优点是极大的利用了已有的控制信号，可以很大程度上的简化电路；缺 点是并没有实现模块化的设计理念，对于后续要求的改动很难通过简单的改动 来满足要求，不具有很强的实用性。 方案二：利用CD4013双D触发器芯
9、片和74LS160同步十进制芯片来搭接输 出控制电路。其中74LS160芯片利用其的十进制计数功能来控制闹铃的工作状 态，并使用其的最高位来触发CD4013，以停止74LS160的计数。此方案的优点 是模块化设计，便于电路的布局以及后续闹铃功能的改进；缺点是针对此实验 的设计要求而言，电路连线相对复杂。 经过上述的分析，方案一虽然对于本实验的设计要求而言具有电路连线简 单的优点，但在讲求模块设计的当今时代，方案二更具有实用性，符合需求， 所以选择方案二。设计电路如图3-6所示。图3-6 输出控制电路图 6.元器件清单 数量 型号 数量 型号 7 74LS160D 1 74LS00D 1 74L
10、S175D 4 74LS08D 5 7401N 3 74LS86N 4 1kOhm 电阻 2 74LS373DW 2 74LS04D 4 74LS85D 1 74LS27N 1 C4013BP 1 74LS08D 1 74LS02N 1 74LS08J 1 C4060BD 1 32.768kHz 晶振 1 C4013BD四、设计分析 1.EDA仿真分析系统仿真电路图详见附录1 电路初始化：在仿真过程中，首先按下启动开关，使电路初始化，然后拨 动开关1调节电路的工作状态，使其处于计时（清零）状态，再使开关2置于 高电平，使计数器清零。 设置定时：拨动开关1，使其处于秒校时状态，再拨动开关2对秒进
11、行进 位校时；秒校时完成后，拨动一下开关1，使其处于分校时状态，再拨动开关 2对分进行进位校时；分校时完成后，拨动开关2，使其处于时校时状态，再拨 动开关2对时进行时校时。调整完成后，拨动一下开关3，将设定好的时刻读 入74LS373并且锁存。 计时运行：拨动开关1，使其处于计时（清零）状态，再使开关2置于高 电平，是计数器清零，然后重复设置定时步骤中的校时操作，校准到当前时刻， 然后将开关2置于低电平，再拨动开关1，使其回到计时（清零）状态，开始 计时。 闹铃工作：当电路计时到设定的定时时刻时，触发闹铃模块启动，在响1 秒停1秒的工作状态中持续工作10秒后，闹铃模块停止工作。 通过上述的仿真
12、分析，可以知道，设计电路能够很好实现设计要求，并且 具有较高的实用性。 2.调试与结果分析 1）硬件调试 （1）秒脉冲发生器的调试 按电路布线图连线，现用万用表测量每个芯片接电源的引脚与接地引脚之 间的电压降，保证每一个芯片有能工作的条件。然后，可将输出端接发光二极 管，观察发光二极管的现实情况，当发光二极管以1Hz的频率闪亮时，则认为 秒脉冲发生器调试成功。 （2）计时电路的调试 按电路布线图连线，计数器输出接八段数码管，观察在CP作用下CP为 1Hz的状态的变化情况，首先验证秒各位是否为十进制计数器，并且在其由9 跳变到0时，是否向秒十位进位，然后再验证秒十位是否为6进制计数器，并 且在其
13、由5跳变到0时，是否向分个位位进位。以此类推，分别验证分个位、 分十位、时个位、时十位是否按预期工作。当期都按预期工作，计时显示范围要求自00时00分00秒到23时59分59秒时，则计时电路调试成功。 （3）译码显示的调试 按电路布线图连线。将电路输输入接可预置减法计 数器的输出。先观察显示器是否发光，再观察在计数器输出的点位作用下译码 器能否译码，然后驱动显示器实现数字的秒变动。 （4）校时电路的调试 按电路布线图连线， 先将74LS175芯片的4个输出端分别接到一个二极管 指示灯上，然后触发单脉冲发生器，观察在一定次数的单脉冲触发之后，4个 二极管是否处于一次循环点亮的状态。如果是，这进一
14、步将时、分、秒的校时 输出信号接入计时电路，分别测试其在计时（清零）状态是否能够实现计时和 清零的控制转换，以及在时、分、秒的校时状态是否能够实现校时功能。如果 以上都能实现，则校时电路调试成功。 （5）定时电路的调试 按电路布线图连线，然后将计时器的输出依次接入定时电路模块。随后将 计时电路校时到一个确定的时刻，然后再拨动定时电路的锁存开关，观察LED 灯是否点亮，如果点亮，则定时电路调试成功。 （6）闹铃电路的调试 按电路布线图连线，然后将秒脉冲发生器的输出接入闹铃电路模块，再将 单脉冲发生电路的输出接入闹铃电路模块。按动一次单脉冲发生电路，观察闹 铃电路工作指示灯是否点亮，如果点亮，则进
15、一步观察闹铃指示灯是否按照亮 一秒暗一秒的工作状态工作，如果是，再进一步观察在工作十秒之后，闹铃电 路工作指示灯是否熄灭，如果熄灭，则闹铃电路调试成功。 2）问题分析 （1）在电路的安装与调试中，存在一个与EDA仿真结果不符合的地方，那 就是74LS160同步十进制芯片，在进行EDA仿真时，直接将本片芯片 接入下 一片芯片的CP端，则在本片芯片由9跳变到0时，对下一片芯片实现进位；而 在实际电路中，按照设计的电路接线后，发现在本片芯片由8跳变到9时，就 已经对下一片芯片进位。经分析，这一问题的存在可能是在EDA仿真中的芯片 封装与实际的芯片封装存在不同的地方，在将 经过反相器再接入下一片芯片
16、的CP端后，就能顾实现正常的进位。 （2）在搭接实际的单脉冲发生电路时，并不能够实现完美的去抖动功能， 这样以来，就无法对电路进行精确控制，但一时也无法构思出足够优良的去抖动电路，于是反其道而行之，就利用原始快关和一个现成的单脉冲发生器结合， 通过开关的控制来决定此时单脉冲发生器是控制哪一部分，是控制校时电路的 状态转换，还是控制校时脉冲的输出。 五、总结与体会 在此次为期一周的电子设计课程设计中，虽然也遇到了不少挫折，但也收 获了很多东西。 首先是，在之前的正常教学中，我们在数电实验中搭接的电路都是实验书 上现成的，我们所谓的实验只是照着实验书照葫芦画瓢，完全不去深究其中的 原理，也并不去探究更好的电路设计方法。但此次课程设计，我们完全是亲自 设计一个电路，虽然是第一次，但在自己的设计过程中，翻阅了资料，也结合 以前所学的知识，可以说在设计出一个完美电路的同时，也收获了不少的电子 设计的知识，可以说是获益匪浅。而且，在此次的数电实验中，我们采用了完 全模块化的设计理念，深切体会到了模块化设计的优秀之处，为我今后的设计 奠定了一种理念基础。最后，此次电路
