《集成电路设计习题》由会员分享，可在线阅读，更多相关《集成电路设计习题（4页珍藏版）》请在金锄头文库上搜索。
1、1集成电路设计习题第一章1、按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？答：集成电路发展历程：小规模集成（SSI）中规模集成（MSI）大规模集成（LSI）超大规模集成电路(VLSI)特大规模集成电路(ULSI)GSI SoC 。Intel 公司前董事长 Gordon Moore 首次于 1965 提出摩尔定律。2、什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。答：无生产线集成电路设计：集成电路的设计、工艺制造和封装分立运行，集成电路设计单位根据代工单位的设计包进行电路的设计。特点：只进行集成电路设计，与工艺制造，封装分立运
2、行。环境：IC 产业生产能力剩余，客户需要更多的功能芯片设计。3、多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？答：MPW 的特点：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后按规则排列到一个晶圆上。意义：可以有效地降低成本，加速产品的市场化。4、集成电路设计需要哪 4 个方面的知识？答：系统知识：计算机、通信、信息、控制学科；电路知识：更多的知识、技术和经验；工具知识：任务和内容相应的软件工具；工艺知识：元器件的特性和模型、工艺原理和过程。第二章1、GaAs 和 InP 材料各有哪些特点？答：砷化镓 (GaAs)特点：能工作在超高速超高频，载流子迁移率更高，近乎
3、半绝缘的电阻率，f T可达 150GHz，可制作发光器件，工作在更高的温度，更好的抗辐射性能。磷化铟 (InP)：能够工作在超高速超高频；广泛应用于光纤通信系统中，覆盖了玻璃光纤的最小色散（1.3m）和最小衰减（1.55m）的两个窗口。2、在怎样的条件下金属与半导体形成欧姆接触？在怎样的条件下金属与半导体形成肖特基接触？答：欧姆接触：如果半导体掺杂浓度足够高，隧道效应抵消势垒的影响，形成了双向低欧姆电阻值。肖特基型接触：金属和掺杂浓度较低半导体结合面形成。类似 PN 结3、说出多晶硅在 CMOS 工艺中的作用。答：因为非掺杂的多晶硅薄层实质上是半绝缘的，电阻率为 300 Wcm 。而通过不同杂
4、质的组合后，多晶硅的电阻率可被控制在 5000.005 Wcm。因此，在 MOS 及双极器件中，多晶硅用于制作栅极、形成源极与漏极（或双极器件的基区与发射区）的欧姆接触、基本连线、薄 PN 结的扩散源、高值电阻等。24、欧姆接触与肖特基接触各有什么特点？答：肖特基接触：肖特基结具有类似 PN 结的伏安特性。欧姆型接触：载流子可以容易地利用量子隧穿效应相对自由地传输。5、简述双极型晶体管和 MOS 晶体管的工作原理。答：双极型晶体管是把输入端电流的微小变化放大后，在输出端输出一个大的电流变化，即小电流控制大电流。而 MOS 晶体管是把输入电压的变化转化为输出电流的变化，即电压控制电流。第三章1、
5、写出掩模在 IC 制造过程中的作用，比较整版掩模和单片掩模的区别，列出三种掩模的制造方法。答：作用：从物理上讲,任何半导体器件及 IC 都是一系列互相联系的基本单元的组合。要制作出这些结构需要一套掩膜。一个光学掩膜通常是一块涂着特定图案铬薄层的石英玻璃片，一层掩膜对应一块 IC 的一个工艺层。工艺流程中需要的一套掩膜必须在工艺流程开始之前制作出来。整版掩膜在一次曝光中，对应着一个芯片阵列的所有电路的图形都被映射到基片的光刻胶上。单片掩膜上的图案仅对应着基片上芯片阵列中的一个单元。上面的图案可通过步进曝光机映射到整个基片上。图案发生器制版，X 射线制版，电子束扫描法制版。2、写出光刻的作用，光刻
6、有哪两种曝光方式？答：作用：把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触式曝光与非接触式曝光两种。3、说出半导体工艺中掺杂的作用，举出两种掺杂的方法并比较其优缺点。答：掺杂的目的是以形成特定导电能力的材料区域,包括 N 型或 P 型半导体层和绝缘层。是制作各种半导体器件和 IC 的基本工艺。经过掺杂，原材料的部分原子被杂质原子代替。热扩散掺杂和离子注入法。热扩散是最早也是最简单的掺杂工艺，主要用于 Si 工艺。与热扩散相比，离子注入法的优点如下：1.掺杂的过程可通过调整杂质剂量与能量来精确控制杂质分布。2.可进行小剂量的掺杂。3.可进行极小深度的掺杂。4.较低的工业温度，故光刻胶可用作
7、掩膜。5.可供掺杂的离子种类较多，离子注入法也可用于制作隔离区。缺点：价格昂贵，大剂量注入时，半导体晶格会遭到严重破坏且难以恢复第四章1、什么是 MOS 工艺特征尺寸？答：工艺可以实现的平面结构的最小宽度，通常指最小栅长。2、为什么在栅长相同的情况下 NMOS 管速度要高于 PMOS 管？答: 由于电子的迁移率 e 大于空穴的迁移率 h，即有 e2.5h, 因而，N 沟道 FET 的速度将比 P 沟道 FET 快 2.5 倍。33、简述 CMOS 工艺基本工艺流程。答：（1）衬底准备：衬底氧化，生长 Si3N4；（2）光刻 P 阱，形成阱版，在 P 阱区腐蚀 Si3N4，P 阱注入；（3）光刻
8、去胶，P 阱扩散并生长 SiO2；（4）腐蚀 Si3N4，N 阱注入并扩散；（5）有源区衬底氧化，生长 Si3N4，有源区光刻和腐蚀，形成有源区板；（6）N 管场注入光刻；（7）场区氧化：有源区 Si3N4和 SiO2腐蚀，栅氧化，沟道掺杂；（8）多晶硅淀积；（9）NMOS 管光刻和注入B，形成 N+板。（10） PMOS 管光刻和注入 P，形成 P+板。（11）硅片表面生长SiO2薄膜；（12）接触孔光刻，接触孔腐蚀；（13）淀积铝，反刻铝，形成铝连接。4、常规 N 阱 CMOS 工艺需要哪几层掩膜？每层掩膜分别有什么作用？答：1 号掩膜版：光刻 N 阱；2 号掩膜版：光刻有源区；3 号掩膜
9、版：淀积和光刻多晶硅栅；4 号掩膜版：P+离子参杂；5 号掩膜版：N+离子参杂；6 号掩膜版：光刻接触孔；7 号掩膜版：光刻金属；8 号掩膜版：光刻钝化层。第五章1、写出 MOSFET 的基本电流方程。答： 2、MOSFET 的饱和电流取决于哪些参数?答：饱和电流取决于栅极宽度 W，栅极长度 L，栅-源之间压降 ，阈值电GSV压 ，氧化层厚度 ，氧化层介电常数 。TVOXt OX3、什么是 MOSFET 的阈值电压？它受哪些因素的影响？答：阈值电压就是将栅极下面的 Si 表面从 P 型 Si 变成 N 型 Si 所必要的电压。影响它的因素有 4 个：材料的功函数之差，SiO2 层中可以移动的正
10、离子的影响，氧化层中固定电荷的影响，界面势阱的影响。4、说明 L、W 对 MOSFET 的速度、功耗、驱动能力的影响。答：L 和 W 由设计者选定，通常选取 L= Lmin，由此，设计者只需选取W。W 影响 MOSFET 的速度，决定电路驱动能力和功耗。W Ids P，减小 W 引起 MOSFET 的电流控制能力和输出功率减小。5、说明 MOSFET 噪声的来源、成因及减小的方法。答：噪声来源：热噪声和闪烁噪声。热噪声是由沟道内载流子的无规则热运动造成的，可通过增加 MOS 管的栅宽和偏置电流减少热噪声。闪烁噪声是由沟道处二氧化硅与硅界面上电子的充放电引起的，增加栅长栅宽可降低闪烁噪声。222
11、 1()2 1 geox oxds gedsgsTdsdsoxgsTdsdsgesTdsCVWLQWI VVVLttLt4第六章1、芯片电容有几种实现结构？答： 利用二极管和三极管的结电容； 叉指金属结构； 金属-绝缘体-金属（MIM）结构； 多晶硅/金属-绝缘体-多晶硅结构。2、采用半导体材料实现电阻要注意哪些问题？答：精度、温度系数、寄生参数、尺寸、承受功耗以及匹配等方面问题。3、画出电阻的高频等效电路。4、芯片电感有几种实现结构？答：(1)集总电感 集总电感可以有下列两种形式:单匝线圈;圆形、方形或其他螺旋形多匝线圈;(2)传输线电感。5、微波集成电路设计中，场效应晶体管的栅极常常通过一
12、段传输线接偏置电压。试解释其作用。阻抗匹配6、微带线传播 TEM 波的条件是什么？,0/(401/2)7、在芯片上设计微带线时，如何考虑信号完整性问题?答：为了保证模型的精确度和信号的完整性，需要对互连线的版图结构加以约束和进行规整。为了减少信号或电源引起的损耗以及为了减少芯片面积，大多数连线应该尽量短。应注意微带线的趋肤效应和寄生参数。在长信号线上，分布电阻电容带来延迟；而在微带线长距离并行或不同层导线交叉时，要考虑相互串扰问题。8、列出共面波导的特点。答：CPW 的优点是： 工艺简单，费用低，因为所有接地线均在上表面而不需接触孔。 在相邻的 CPW 之间有更好的屏蔽，因此有更高的集成度和更小的芯片尺寸。比金属孔有更低的接地电感。低的阻抗和速度色散。CPW 的缺点是： 衰减相对高一些，在 50 GHz 时，CPW 的衰减是 0.5 dB/mm； 由于厚的介质层，导热能力差，不利于大功率放大器的实现。
