《pld设计速成-下载验证》由会员分享,可在线阅读,更多相关《pld设计速成-下载验证(10页珍藏版)》请在金锄头文库上搜索。
1、PLD 设计速成-下载验证PLD 设计速成 PLD 设计速成-原理图设计输入 PLD 设计速成-VHDL 设计输入 PLD 设计速成-Verilog 输入 PLD 设计速成-波形仿真 PLD 设计速成-编译 PLD 设计速成-下载驱动安装 ( 注意:本次实验采用的 JX002B 实验板已经将下载电缆的电路都做在了实验板上,所以只需要一根并口延长线即可,实际使用中一般都使用标准的下载电缆(ByteblasterMV、ByteblasterII)和并口相连,下载电缆再和 PLD 芯片相连)在下载前,还要进行以下步骤:A:将 JX002B 实验板的电源开关拨到 OFF(上方)B:将并口下载电缆母端插
2、到 JX002B 实验的 25 针下载口上,并口电缆公端插到电脑的打印口上,参考下面四张图(不可能插错,否则插不上)并口电缆母端并口电缆公端 JX002B 实验的 25 针下载口电脑的 25 孔打印口C:将稳压电源(内正外负)一端插到 220V 电源上,另一断插到 JX002B 实验板电源口上稳压电源 220V 端稳压电源和实验板连接端下载电缆和电源都连接好后的图:D:把电源开关拨到 ON,打开电源点击菜单 MAX plusII -programmer将会弹出编程窗口: 我们现在先要选择适当的编程器:一定要打开编程窗口才可以看到这些设置)设置如下:Hardware Type 选择 ByteBl
3、asterMV点击图中的 Program,将看到红条不断添满状态条,最后弹出编程成功的窗口,如图点 OK现在你就可以通过 JX002B 上的硬件资源来验证表决器功能是否正确,按下表的指拨开关 SW1、SW2、SW3 状态来进行完全测试SW1 SW2 SW3 L1 L120 0 0 亮 不亮0 0 1 亮 不亮0 1 0 亮 不亮 0 1 1 不亮 亮 1 0 0 亮 不亮 1 0 1 不亮 亮 1 1 0 不亮 亮 1 1 1 不亮 亮 通过测试,设计的表决器功能完全正确至此,一个相对完整的 PLD 设计的流程已经讲完了,不是很难吧,其实学习PLD 设计比学习单片机或 DSP 更简单,不过想把设计做的可靠,高效,还需要进一步的学习和总结。