《计算机通信软硬件笔试题和答案资料》由会员分享，可在线阅读，更多相关《计算机通信软硬件笔试题和答案资料（7页珍藏版）》请在金锄头文库上搜索。
1、说说静态、动态时序模拟的优缺点(2006-07-22 22:34:37)分类：专业知识【答】DTA 和 STA动态时序分析动态时序分析就是通常我们所说的仿真，该仿真可以验证功能，也可以验证时序，首先确定测试向量，输入硬件模型，进行仿真。由于为了完整地测试每条路径的功能或者时序是否都满足，测试向量需要很大，也不能保证 100%的覆盖率。如果到了门级的仿真将非常消耗时间。静态时序分析静态时序分析只能分析时序要求而不能进行功能验证。不需要测试向量，能比动态时序分析快地多的完成分析。静态时序分析只能对同步电路进行分析，而不能对异步电路进行时序分析。但是它却可以验证每一条路径，发现时序的重大问题，比如建
2、立时间和保持时间冲突，slow path 以及过大的时钟偏移。静态时序分析的优缺点静态时序分析可以大大提高仿真时间，并能 100%覆盖所有的路径。它通过预先计算所有的延时来提高速度。包括内部门延时以及外部的线延时。静态时序分析并不是简单的把各个延时相加，而是引入真值表，分析各种输入情况下所有可能经过的路径，而且能识别 flase path。但是由于在深亚微米的工艺条件下，静态时序分析不能完整的把所有影响延时的因素给包含进去，因此在关键路径方面，便可以用 STA 工具导出关键路径的 spice 网表，用门级或者管级仿真工具进行电路仿真，以确定时序的正确性字电路1、同步电路和异步电路的区别是什么？
3、同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。2、什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上，要用 OC 门来实现，同时在输出端口加一个上拉电阻。由于不用 OC 门可能使灌电流过大，而烧坏逻辑门。3、解释 setup 和 hold time violation，画图说明，并说明解决办法。（威盛VIA20
4、03.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个 T 就是建立时间-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果 hold time 不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边
5、沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。5、名词：SRAM、SSRAM、SDRAMSRAM：静态 RAMDRAM：动态 RAMSSRAM：Synchronous Static
6、Random Access Memory 同步静态随机访问存储器。它的一种类型的 SRAM。SSRAM 的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步 SRAM 不同，异步 SRAM 的访问独立于时钟，数据输入和输出都由地址的变化控制。SDRAM：Synchronous DRAM 同步动态随机存储器6、FPGA 和 ASIC 的概念，他们的区别。（未知） 答案：FPGA 是可编程 ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电
7、路。与门阵列等其它 ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。7、什么叫做 OTP 片、掩膜片，两者的区别何在？OTP means one time program，一次性编程MTP means multi time program，多次性编程OTP（One Time Program）是 MCU 的一种存储器类型MCU 按其存储器类型可分为 MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM 等类型。MASKROM 的 MCU 价格便宜，但程序在
8、出厂时已经固化，适合程序固定不变的应用场合；FALSHROM 的 MCU 程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM 的 MCU 价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。8、单片机上电后没有运转，首先要检查什么？首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的 5V。接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。然后再检查晶振是否起振了，一般用示波
9、器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的 IO 口电平，按住复位键不放，然后测量 IO 口（没接外部上拉的 P0 口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。另外还要注意的地方是，如果使用片内 ROM 的话（大部分情况下如此，现在已经很少有用外部扩 ROM 的了），一定要将 EA 引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为 EA 引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电
10、源引脚跟地引脚之间接上一个 0.1uF 的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如 220uF 的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。什么是 ttl 电平TTL 电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V 等价于逻辑1，0V 等价于逻辑0，这被称做 TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。TTL 电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外 TTL 电平信号直接与集成电
11、路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而 TTL 接口的操作恰能满足这个要求。TTL 型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过 10 英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响；另外对于并行数据传输，电缆以及连接器的费用比起串行通信方式来也要高一些。TTL 电路的电平就叫 TTL 电平， CMOS 电路的电平就叫 CMOS 电平TTL 集成电路的全名是晶体管- 晶体管逻辑集成电路（Transistor-Transisto
12、r Logic),主要有 54/74 系列标准 TTL、高速型 TTL（H-TTL）、低功耗型 TTL（L-TTL）、肖特基型 TTL（S-TTL ）、低功耗肖特基型 TTL（LS-TTL）五个系列。标准 TTL 输入高电平最小 2V，输出高电平最小 2.4V,典型值 3.4V,输入低电平最大 0.8V，输出低电平最大 0.4V，典型值 0.2V。S-TTL 输入高电平最小 2V，输出高电平最小类 2.5V， 、类 2.7V,典型值 3.4V,输入低电平最大 0.8V，输出低电平最大 0.5V。LS-TTL 输入高电平最小 2V，输出高电平最小类 2.5V，、类 2.7V,典型值 3.4V,输
13、入低电平最大类 0.7V，、类 0.8V，输出低电平最大类 0.4V，、类 0.5V，典型值 0.25V。TTL 电路的电源 VDD供电只允许在+5V10%范围内，扇出数为 10 个以下 TTL 门电路；COMS 集成电路是互补对称金属氧化物半导体（Compiementary symmetry metal oxide semicoductor）集成电路的英文缩写，电路的许多基本逻辑单元都是用增强型 PMOS 晶体管和增强型 NMOS 管按照互补对称形式连接的，静态功耗很小。COMS 电路的供电电压 VDD 范围比较广在+5-+15V 均能正常工作，电压波动允许10，当输出电压高于 VDD-0.
14、5V 时为逻辑 1，输出电压低于 VSS+0.5V(VSS 为数字地)为逻辑 0，扇出数为 10-20 个 COMS 门电路.TTL 电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V 等价于逻辑1，0V 等价于逻辑0，这被称做 TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。TTL 电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外 TTL 电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的
15、数据传输是在高速下进行的，而 TTL 接口的操作恰能满足这个要求。TTL 型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过 10 英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响；另外对于并行数据传输，电缆以及连接器的费用比起串行通信方式来也要高一些。CMOS 电平和 TTL 电平: CMOS 电平电压范围在 315V，比如 4000 系列当 5V 供电时，输出在 4.6 以上为高电平，输出在 0.05V 以下为低电平。输入在 3.5V 以上为高电平，输入在 1.5V 以下为低电平。而对于 TTL 芯片，
16、供电范围在 05V，常见都是 5V，如 74 系列 5V 供电，输出在 2.7V 以上为高电平，输出在 0.5V 以下为低电平，输入在 2V 以上为高电平，在 0.8V 以下为低电平。因此，CMOS 电路与 TTL 电路就有一个电平转换的问题，使两者电平域值能匹配TTL 电平与 CMOS 电平的区别(一)TTL 高电平 3.65V，低电平 0V2.4VCMOS 电平 Vcc 可达到 12VCMOS 电路输出高电平约为 0.9Vcc，而输出低电平约为 0.1Vcc。CMOS 电路不使用的输入端不能悬空，会造成逻辑混乱。TTL 电路不使用的输入端悬空为高电平另外，CMOS 集成电路电源电压可以在较大范围内变化，因而对电源的要求不像 TTL 集成电路那样严格。用 TTL 电平他们就可以兼容(二)TTL 电平是 5V，CMOS 电平一般是 12V。因为 TTL 电路电源电压是 5V，CMOS 电路电源电压一般是 12V。5V 的电平不能触发 CMOS 电路，12V 的电平会损坏 TTL 电路，因此不能互
