《电子工程师面试题 》由会员分享，可在线阅读，更多相关《电子工程师面试题 （22页珍藏版）》请在金锄头文库上搜索。
1、收集的一些电子工程师面试题，模拟、模拟电路（Analog Circuit）：处理模拟信号的电子电路 模拟信号：时间和幅度都连续的信号（连续的含义是在某以取值范围那可以取无穷多个数值） 。数字、数字信号指幅度的取值是离散的，幅值表示被限制在有限个数值之内。二进制码就是一种数字信号。二进制码受噪声的影响小，易于有数字电路进行处理，所以得到了广泛的应用。CMOS（Complementary Metal Oxide Semiconductor） ，互补金属氧化物半导体，电压控制的一种放大器件。是组成 CMOS 数字集成电路的基本单元。MCU(MicroControllerUnit)中文名称为微控制单元
2、，又称单片微型计算机(SingleChipMicrocomputer)或者单片机，是指随着大规模集成电路的出现及其发展，将计算机的 CPU、RAM、ROM、定时数器和多种 I/O 接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。RISC（reduced instruction set computer，精简指令集计算机）是一种执行较少类型计算机指令的微处理器，起源于 80 年代的 MIPS 主机（即 RISC 机） ，RISC机中采用的微处理器统称 RISC 处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即 MIPS） 。因为计算机执行每个指令
3、类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢。CISC、 DSP、ASIC、FPGAASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它 ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、基尔霍夫定律的内容是什么？（仕兰微电子）基尔霍夫定律（Kirchhoff Law）基尔霍夫电流定律 （KCL）： 对任一集总
4、参数电路中的任一节点，在任一瞬间，流出该节点的所有电流的代数和恒为零。基尔霍夫电压定律（KVL）： 对任一集总参数电路中的任一回路，在任一瞬间，沿此回路的各段电压的代数和恒为零。4、平板电容公式 C=S/4kd5、三极管曲线特性。 （未知）6、描述反馈电路的概念，列举他们的应用。 （仕兰微电子）反馈是将放大器输出信号(电压或电流)的一部分或全部,回授到放大器输入端与输入信号进行比较(相加或相减),并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程.凡是回授到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则反.按其电路结构又分为:电流反馈电路和电压反馈电路
5、. 正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上.因应用较广,所以我们在这里就负反馈电路加以论述.负反馈对放大器性能有四种影响: 1. 负反馈能提高放大器增益的稳定性. （温度稳定性）2.负反馈能使放大器的通频带展宽. 3.负反馈能减少放大器的失真. 4.负反馈能提高放大器的信噪比. 5.负反馈对放大器的输出输入电阻有影响。7、负反馈种类电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈8、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）补偿后的波特图。 （凹凸）频率补偿是采用一定的手段改变集成运放的频率响应，产生相位和频率差的消除。使反馈系统稳定
6、的主要方法就是频率补偿.常用的办法是在基本电路或反馈网络中添加一些元件来改变反馈放大电路的开环频率特性(主要是把高频时最小极点频率与其相近的极点频率的间距拉大),破坏自激振荡条件,经保证闭环稳定工作,并满足要求的稳定裕度,实际工作中常采用的方法是在基本放大器中接入由电容或 RC 元件组成的补偿电路,来消去自激振荡.9、怎样的频率响应算是稳定的，如何改变频响曲线。 （未知）右半平面无极点，虚轴无二阶以上极点。10、基本放大电路种类，优缺点，特别是广泛采用差分结构的原因。 （未知）共射放大电路具有较高的放大倍数；输入和输出信号相位相反；输入电阻不高；输出电阻取决于 Rc 的数值。若要减小输出电阻，
7、需要减小 Rc 的阻值，这将影响电路的放大倍数。 共集电极电路电压放大倍数小于 1；输入和输出信号同相；输入电阻较高，信号源内阻不很低时仍可获取较大输入信号；输出电阻较小，所以带负载能力较强。因此，它多用于输入级或输出级。对由于衬底耦合产生的输入共模噪声有着抑制作用11、给出一差分电路，告诉其输出电压 Y+和 Y-,求共模分量和差模分量。 （未知）11、画差放的两个输入管。 （凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。 （仕兰微电子）13、用运算放大器组成一个 10 倍的放大器。 （未知）14、给出一个简单电路，让你分析输出电压的特性（就是
8、个积分电路） ，并求输出端某点的 rise/fall 时间。(Infineon 笔试试题)15、电阻 R 和电容 C 串联，输入电压为 R 和 C 之间的电压，输出电压分别为C 上电压和 R 上电压，要求绘制这两种电路输入电压的频谱，判断这两种电路8、给出一个差分运放，如何相位补偿，并画补为高通滤波器，何为低通滤波器。当 RCq,还有 clock 的 delay,写出决定最大时钟的因素，同时给出表达式。 （威盛 VIA 2003.11.06 上海笔试试题）18、说说静态、动态时序模拟的优缺点。 （威盛 VIA 2003.11.06 上海笔试试题）19、一个四级的 Mux,其中第二级信号为关键信
9、号 如何改善 timing。 （威盛 VIA 2003.11.06 上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。 （未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异） ，触发器有几种（区别，优点） ，全加器等等。 （未知）22、卡诺图写出逻辑表达使。 （威盛 VIA 2003.11.06 上海笔试试题）23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。 （威盛）24、please show the CMOS inverter schmatic,layout an
10、d its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题 circuit design-beijing-03.11.09）25、To design a CMOS invertor with balance rise and fall time,please define the ration of cha
11、nnel width of PMOS and NMOS and explain?26、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大？（仕兰微电子）unCoxW/L?27、用 mos 管搭出一个二输入与非门。 （扬智电子笔试）28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。 （威盛笔试题 circuit desig
12、n-beijing-03.11.09）29、画出 NOT,NAND,NOR 的符号，真值表，还有 transistor level 的电路。（Infineon 笔试）30、画出 CMOS 的图，画出 tow-to-one mux gate。 （威盛 VIA 2003.11.06 上海笔试试题）31、用一个二选一 mux 和一个 inv 实现异或。 （飞利浦大唐笔试）32、画出 Y=A*B+C 的 cmos 电路图。 （科广试题）33、用逻辑们和 cmos 电路实现 ab+cd。 （飞利浦大唐笔试）34、画出 CMOS 电路的晶体管级电路图，实现 Y=A*B+C(D+E)。 （仕兰微电子）35、
13、利用 4 选 1 实现 F(x,y,z)=xz+yz。 （未知）36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx 用最少数量的与非门实现（实际上就是化简） 。37、给出一个简单的由多个 NOT,NAND,NOR 组成的原理图，根据输入波形画出各点波形。（Infineon 笔试）38、为了实现逻辑（A XOR B）OR （C AND D） ，请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）39、用与非门等设计全加法器。 （华为）40、给出两个门电路让你分析异同。 （华为）41、用简单电路实现，当
14、A 为输入时，输出 B 波形为 （仕兰微电子）42、A,B,C,D,E 进行投票，多数服从少数，输出是 F（也就是如果 A,B,C,D,E 中1 的个数比 0 多，那么 F 输出为 1，否则 F 为 0） ，用与非门实现，输入数目没有限制。 （未知）43、用波形表示 D 触发器的功能。 （扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。 （扬智电子笔试）45、用逻辑们画出 D 触发器。 （威盛 VIA 2003.11.06 上海笔试试题）46、画出 DFF 的结构图,用 verilog 实现之。 （威盛）47、画出一种 CMOS 的 D 锁存器的电路图和版图。 （未知）48、D 触发器和
15、 D 锁存器的区别。 （新太硬件面试）49、简述 latch 和 filp-flop 的异同。 （未知）50、LATCH 和 DFF 的概念和区别。 （未知）51、latch 与 register 的区别,为什么现在多用 register.行为级描述中 latch 如何产生的。 （南山之桥）52、用 D 触发器做个二分颦的电路.又问什么是状态图。 （华为）53、请画出用 D 触发器实现 2 倍分频的逻辑电路？（汉王笔试）54、怎样用 D 触发器、与或非门组成二分频电路？（东信笔试）55、How many flip-flop circuits are needed to divide by 16
16、? (Intel) 16 分频？56、用 filp-flop 和 logic-gate 设计一个 1 位加法器，输入 carryin 和 current-stage，输出 carryout 和 next-stage. （未知）57、用 D 触发器做个 4 进制的计数。 （华为）58、实现 N 位 Johnson Counter,N=5。 （南山之桥）59、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器，15 进制的呢？（仕兰微电子）60、数字电路设计当然必问 Verilog/VHDL，如设计计数器。 （未知）61、BLOCKING NONBLOCKING 赋值的区别。 （南山之桥）65、请用 HDL 描述四位的全加法器、5 分频电路。 （仕兰微电子）66、用 VERILOG 或 VHDL 写一段代码，实现 10 进制计数器。 （未知）67、用 VERILOG 或 VHDL 写一段代码，实现消除一个 glitch。 （未知）68、一个状态机的题目用 verilog 实现（不过这个状态机画
