《第三章 时序逻辑电路分析-10-07》由会员分享，可在线阅读，更多相关《第三章 时序逻辑电路分析-10-07（92页珍藏版）》请在金锄头文库上搜索。
1、第三章 时序逻辑电路分析,广东工业大学计算机学院,2,本章内容,数字逻辑电路分为两大类：组合电路、时序电路 3.1 概述 时序电路的基本概念及特点 、分类，逻辑功能的表示方法 3.2 锁存器及触发器 常见锁存器及触发器的工作原理、逻辑符号、功能特性3.3 时序电路的分析与设计方法 时序电路的分析方法、设计方法 、设计举例 3.4 常用的时序逻辑电路 寄存器 ，计数器3.5 时序逻辑电路的时序分析 时钟信号，建立时间、保持时间和最大传播延迟时间 ，稳态与亚稳态， 分辨时间 ，时钟偏差 ，并行,3,3.1 概述,4,3.1.1 时序电路的基本概念及特点,逻辑功能上的特点任意时刻电路的稳定输出，不仅
2、取决于该时刻各个输入变量的取值，而且还取决于电路原来的状态。时序电路的功能行为可用有限的状态个数来表示 也称为有限状态机（Finite State Machine，FSM） 电路结构上的特点通常包含组合电路和 存储电路（必不可少） 由具有记忆功能的锁存器或触发器构成 存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合电路的输出 典型的时序电路：计数器、读/写存储器、寄存器、移位寄存器、顺序脉冲发生器等,5,3.1.2 时序电路逻辑功能的表示方法,1逻辑表达式,6,3.1.2 时序电路逻辑功能的表示方法,2状态表 以表格的方式描述时序电路中状态转换的过程，又称状态转换真值
3、表3状态图 通过几何图形方式，将时序电路的状态转换关系及转换条件表示出来，又称状态转换图4时序图 可反映出在时钟脉冲序列及输入信号的作用下，电路状态及输出状态随时间变化的波形,7,3.1.3 时序电路的分类,1按触发器的时钟脉冲控制方式分类同步时序电路 ：存储电路中所有的触发器状态的改变都是在同一个时钟脉冲（Clk）控制下同时发生 异步时序电路 ：存储电路中的触发器由两个或两个以上的Clk控制或没有Clk控制 2按输出和输入的关系分类Mealy型时序电路 ：输出信号不仅取决于存储电路的状态，而且还与输入直接有关系。即Moore型时序电路 ：输出信号仅仅取决于存储电路的状态。即,8,3.2 锁存
4、器及触发器,共同点：具有存储功能的 双稳态 元器件不同点： 存储状态0态和1态均为稳定的状态锁存器是电平敏感的存储元件触发器是边沿触发的存储元件锁存器基本RS锁存器，D锁存器 ，门控D锁存器触发器 D触发器 ，JK触发器， RS触发器 ，T触发器 带置位、清零端的触发器 ，触发器集成电路,9,3.2.1 锁存器,1基本RS锁存器 （1）基本结构及工作原理由一对或非门交叉耦合而成的基本锁存器原理图以及逻辑符号如下 :,10,3.2.1 锁存器,基本RS锁存器的工作原理 :输入信号SR0：输出为稳定的0态或1态 输入信号S1、R0：输出状态为1态。即 输入信号S0、R1：输出状态为0态。即 输入信
5、号SR1：Q0、 0，此输出既非0态，也非1态，这种状态非锁存器的正常工作状态，应避免出现。,Qn： 接收信号之前的状态（简称现态）Qn+1：接收信号之后的状态（简称次态）,11,3.2.1 锁存器,（2）基本RS锁存器的特性表及特性函数 特性表：反映锁存器或触发器的次态（Qn+1）与现态（Qn）以及输入信号之间对应关系的表格。类似于真值表 。特性函数：以逻辑表达式的方式反映锁存器或触发器的次态（Qn+1）与现态（Qn）以及输入信号之间函数关系。,12,3.2.1 锁存器,（3）基本RS锁存器时序图 t9 时刻：R=S=0，锁存器应保持为双稳态中的0态或1态 但 前一时刻R=S=1，使Q0、
6、0（非锁存器的正常状态） t9 时刻锁存器的状态无法确定，取决于两个或非门延迟的差异图中虚线：表示这种不确定的状态这种当两个有效信号同时撤销时所产生的状态不确定的情况称为竟态现象。,13,3.2.1 锁存器,（4）基本RS锁存器的特点 电路比较简单是组成各种功能更为完善的锁存器及触发器的基本单元输入信号直接控制着输出的状态（称为电平直接控制）输入信号S、R之间有约束,14,3.2.1 锁存器,2D锁存器 （1）基本结构及工作原理 输入信号D0： 输入信号D1： （2）D锁存器的特性表及特性函数,15,3.2.1 锁存器,（3）D锁存器时序图 （4）D锁存器的特点 电平直接控制 不存在RS触发器
7、的约束问题 具有置0及置1功能,16,3.2.1 锁存器,3门控 D锁存器 （1）基本结构及工作原理 Clk控制同步的时钟信号： Clk0： ，锁存器状态不改变 Clk1： （由输入信号D控制锁存器状态） （2）特性函数,17,3.2.1 锁存器,（3）门控D锁存器时序图 （4）门控D锁存器的特点 具有置0和置1功能 受同步时钟Clk控制 Clk1期间接收信号Clk0期间锁存，便于多个锁存器同步工作,18,3.2.2 触发器,触发器 是脉冲边沿触发的存储元件。 1D触发器 （1）电路原理及逻辑符号 Clk0时，L1接收信号，D的值被读入，送到Qm，此时L2的Clk20，L2不接收信号， D的值
8、无法传送至Q端，Q将保持原来的值不变。 Clk从0 1，L1的Clk10，不再接收D信号。L2的Clk21， L2开通，Qm信号被送至Q端。最终送入Q端的是Clk信号上升瞬间的D的值。主从触发器或边沿触发器：D信号只在时钟脉冲Clk的边沿复制到Q端。,19,3.2.2 触发器,（2） D触发器的特性表及特性函数 （3）D触发器的状态图 状态图：以图形的方式形象地表示时序电路的逻辑功能，又称状态转换图。,20,3.2.2 触发器,（4）D触发器时序图 （5）D触发器的特点 具有置0和置1功能 时钟脉冲边沿控制 便于多个触发器同步工作抗干扰能力强,21,3.2.2 触发器,2JK触发器 （1）电路
9、原理及逻辑符号 时钟下降沿到来时： 若J=K=0，D=Q，触发器状态不改变， 若J=0，K=1，D=0，触发器状态变为0态， 若J=1，K=0，D=1，触发器状态变为1态， 若J=K=1，D= ，触发器状态与原来状态相反，,22,3.2.2 触发器,（2） JK触发器的特性表及特性函数,23,3.2.2 触发器,（2） JK触发器的状态图,24,3.2.2 触发器,（4）JK触发器时序图 （5）JK触发器的特点 具有保持、置0、置1、翻转功能 边沿时钟脉冲控制 抗干扰能力强,25,3.2.2 触发器,3RS触发器 （1）逻辑符号 （2）特性表及特性函数特性表与RS锁存器相同 特性函数：,26,
10、3.2.2 触发器,（3）RS触发器的状态图 （4）RS触发器的特点具有保持、置0、置1功能 边沿时钟脉冲控制 抗干扰能力强 S、R有约束,27,3.2.2 触发器,4T触发器 （1）逻辑符号 （2）特性表及特性函数（3）状态图,28,3.2.2 触发器,（4）T触发器时序图 上升沿触发的T触发器的时序图： （5）T触发器的特点 具有保持、翻转功能 边沿时钟脉冲控制 抗干扰能力强,29,3.2.2 触发器,5带置位、清零端的触发器 异步方式 ：当置位或清零信号一产生就立刻进行置位或清零 同步方式 ：当置位或清零信号产生后，还要等待时钟的有效边沿到来才进行置位或清零操作 （1）带异步置位、清零端
11、的D触发器 Set：异步置位端 Clr：异步清零端 Set、Clr输入端的圆圈表示输入信号 低电平有效,30,3.2.2 触发器,31,3.2.2 触发器,（2）带同步置位、清零端的JK触发器,32,3.2.2 触发器,6触发器集成电路 触发器的集成电路很多，主要为D型和JK型触发器。（1）74HC74 双上升沿触发器(有预置、清除端） 说明：74HC74含2个D触发器，每个触发器都有各自独立的脉冲输入以及异步置位、异步清零端。,33,3.2.2 触发器,（2）74HC112 双上升沿JK触发器（有预置、清除端） 说明：74HC112含2个JK触发器，每个触发器都有各自独立的脉冲输入以及异步置
12、位、异步清零端。,34,3.3 时序电路的分析与设计方法,3.3.1 时序电路的分析方法 1分析步骤 （1）根据给定的电路，写函数表达式。包括：输出函数及各触发器的激励（驱动）函数。 （2）将各触发器的激励函数代入到各自的特性函数中，求触发器状态的次态函数。 （3）列出状态表 。（4）设定初始值，画状态转换图及时序图 。（5）结合输入信号的含义，进一步对电路功能进行说明，并进行能否自启动的分析。,35,3.3.1 时序电路的分析方法,2时序电路的分析举例 【例3-1】分析如图所示电路，画出状态图及时序图。（1）写函数表达式,36,3.3.1 时序电路的分析方法,（2）求触发器的 次态函数： （
13、3）计算，列出 状态表 ：,37,3.3.1 时序电路的分析方法,（4）画状态图及时序图 假设初始状态为000状态图：时序图：,38,3.3.1 时序电路的分析方法,（5）电路分析说明 。 电路的功能：该电路每6个Clk（时钟脉冲）为1周期，三个触发器FF0、FF1、FF2每间隔1个Clk依次进行状态改变，该电路的输出Y仅在Q2Q1Q0的状态为100时，输出0，其余情况输出1。,39,3.3.1 时序电路的分析方法,关于是否是能自启动电路的说明：有效状态：时序电路中凡是被利用了的状态。如000、001、011、111、110、100。有效循环：由有效状态构成的循环。无效状态：时序电路中没被利用
14、的状态。如010及101。无效循环：由无效状态所构成的循环。能自启动的时序电路：在时序电路中，虽然存在无效状态，但无效状态经过若干个Clk脉冲后会自动进入有效循环。不能自启动时序电路：在时序电路中，如果存在无效循环，电路为不能自启动时序电路。,40,3.3.1 时序电路的分析方法,【例3-2】分析如图所示电路，画出状态图及时序图，并说明该电路的功能。 （1）写函数表达式 电路有4个输出，分别是Y0、Y1、Y2、Y3， 它们的输出 函数分别为：,41,3.3.1 时序电路的分析方法,（2）求触发器的 次态函数： （3）计算，列出 状态表 ：,42,3.3.1 时序电路的分析方法,（4）画状态图及时序图 假设初始状态为000状态图：时序图：（5）电路分析说明 。 由时序图可看到，该电路是能循环输出4个脉冲的顺序脉冲发生器。,
