《eda实验报告总结精选 》由会员分享，可在线阅读，更多相关《eda实验报告总结精选 （13页珍藏版）》请在金锄头文库上搜索。
1、精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 1 / 14eda 实验报告总结学院： 计算机科学与工程学院 专业： 通信工程 学号： 0941903207 姓名： 薛蕾 指导老师： 钱强实验一 四选一数据选择器的设计一、实验目的1、熟悉 Quartus II 软件的使用。 2、了解数据选择器的工作原理。 3、熟悉 EDA 开发的基本流程。二、实验原理及内容实验原理数据选择器在实际中得到了广泛的应用，尤其是在通信中为了利用多路信号中的一路，可以采用数据选择器进行选择再对该路信号加以利用。 从多路输入信号中选择其中一路进行输出的电路称为数据选择器。或：在地址信号控制下，从
2、多路输入信息中选择其中的某一路信息作为输出的电路称为数据选择器。数据选择器又叫多路选择器，简称 MUX。 4 选 1 数据选择器：原理框图：如右图。D0 、D1、D2、D3 ：输入数据 A1 、A0 ：地址变量由地址码决定从路输入中选择哪路输出。真值表如下图：逻辑图数据选择器的原理比较简单，首先必须设置一个选择精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 2 / 14标志信号，目的就是为了从多路信号中选择所需要的一路信号，选择标志信号的一种状态对应着一路信号。在应用中，设置一定的选择标志信号状态即可得到相应的某一路信号。这就是数据选择器的实现原理。三实验内容1、分别采
3、用原理图和 VHDL 语言的形式设计 4 选 1 数据选择器 2、对所涉及的电路进行编译及正确的仿真。 电路图：四、实验程序library ieee;use _Logic_;ENTITY mux4 IS PORT; y :OUT STD_LOGIC ); END mux4;ARCHITECTURE archmux OF mux4 IS BEGINy a1 WHEN s = 01 else -当 s=01 时，y=a1 a2 WHEN s = 10 else -当 s=10 时，y=a2a3; -当 s 取其它值时，y=a2 END archmux;五、运行结果六实验总结真值表分析：当 js=0
4、 时，a1,a0 取 00,01,10,11 时，分别可取精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 3 / 14d0,d1,d2,d3.EDA 技术与应用实验报告学院：物理与电子学院专业班级：电子信息科学与技术 1205姓名：学号：目录实验一 应用 Quartus 完成 LED 的驱动3实验二 组合逻辑电路的设计19实验三 时序逻辑电路的设计32实验四：数字时钟设计45实验五 数据采集系统设计59实验六 序列检测器设计74实验一 应用 Quartus 完成 LED 的驱动一、实验目的精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 4 / 1
5、4通过实验让用户逐步了解、熟悉和掌握 FPGA 开发软件Quartus 的使用方法及 VHDL 的编程方法。本实验力求以详细的步骤和讲解让读者以最快的方式了解 EDA 技术开发以及软件的使用而快速入门，并激起读者对 EDA 技术的兴趣。二、实验内容SmartSOPC 实验箱上有 8 个发光二极管 LED1LED8，在QuikSOPC 核心板上 LED1LED8 分别于 FPGA 芯片的第50、5355、176 和第 4749 引脚相连。本实验的内容是建立可用于控制 LED 亮/灭的简单硬件电路，要求点亮 SmartSOPC 试验箱上的 4 个发光二极管。具体包括： 使用 Quartus 建立工
6、程； Quartus 工程设计； 设置编译选项并编译硬件系统；三、实验原理FPGA 器件同单片机一样，为用户提供了许多灵活独立的输入/输出 I/O 口。FPGA 每个 I/O 口可以配置为输入、输出、双向 I/O、集电极开路和三态门等各种组态。做为输出口时，FPGA 的 I/O 口可以吸收最大为 24mA 的电流，可以直接驱动发光二极管 LED 等器件。所以只要正确分配并锁定引脚后，在相应的引脚上输出低电平“0” ，就可实现点亮精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 5 / 14该发光二极管的功能。四、实验步骤使用 Quartus 建立工程打开 QuartusI
7、I 软件并建立工程 在 Windows 桌面上选择“开始”“程序”“Altera”Quartus ，打开 Quartus 软件，软件界面如图 1 所示。图 1 Quartus 软件界面 在图 1 中选择 FileNew Project Wizard 来新建一项工程。注意不要把 New 误以为 New Project Wizard。新建工程向导说明如对话框图 2 所示。图 2 新建工程向导说明对话框在图 2 中可以了解在新建工程的过程中要完成哪些工作，这些工作包括：指定项目目录、名称和顶层实体；指定项目设计文件；指定该设计的 Altera 器件系列；指定用于该项目的其他EDA 工具；项目信息报告
8、。 在图 2 中单击 Next 进入如图 3 所示对话框。任何一项设计都是一项工程 Project，必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被 Quartus 默认为工作库。一般来说不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 6 / 14都必须放在同一文件夹中。图 3 中的第一栏用于指定工程所在的工作库文件夹；第二栏用于指定工程名，工程名可以取任何名字，也可以直接用顶层文件的实体名作为工程名；第三栏用于指定顶层文件的实体名。本例工程的路径为 F:led_test，工程名与顶层文件
9、的实体名同为 led_test。图 3 新建工程路径、名称、顶层实体指定对话框EDA 实验报告书EDA 实验室CPLD 与电子 CAD 报告班 号： XXXXXXXXX 序 号： XXXXX学 号： XXXXXXX姓 名： XXXXXXX同组同学姓名： XXXXXXX? 三峡大学电气与新能源学院1Electronic Design Automation Laboratory， Electrical Engineering &EDA 实验室CPLD 及电子 CAD? 前 言 VDHL 初步理解和软件常规操作 ? 第一章 VHDL 中的进程、信号与变量 ? 第二章 并行语句、顺序语精品文档2016
10、 全新精品资料-全新公文范文 -全程指导写作 独家原创 7 / 14句 ? 第三章 循环语句、双向口 ? 第四章 数字钟综合设计 ? 第五章 Protel 原理图、PCB 图 ? 总 结 学习 CPLD心得和体会前 言 VDHL 初步理解和软件常规操作一，VHDL 的历史1982 年，诞生于美国国防部赞助的 vhsic 项目1987 年底，vhdl 被 IEEE 和美国国防部确认为标准硬件描述语言，即 IEEE-10761993 年，IEEE 对 VHDL 进行了修订，公布了新版本的VHDL，即 IEEE 标准的 1076-1993 版本1996 年，成为 VHDL 综合标准二，VHDL 软件
11、 Max+plus的常规操纵方法1）新建文件后，输入项目文件名2）输入源文件 3）指定 CPLD 型号，选择器件 4）设置管脚、下载方式和逻辑综合的方式5）保存并检查源文件6）指定管脚7）保存和编译源文件 8）生成波形文件 9）仿真10）下载配置第一章 VHDL 中的进程、信号与变量中编程单元以及用法：精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 8 / 14：像一个黑盒子一样，用来说明模型外部的输入输出特征 ：用来定义模型的内容和功能，每一个构造体必须有一个实体与它相对应，所以两者一般成对出现；：规定端口的大小、实体中子元件的数目等；：是实体的一部分，主要用于信号的
12、传输；常见的端口类型有 IN，OUT，INOUT，BUFFER；5.数据类型:BIT；BIT_VECTOR；BOOLEAN；INTEGER；Natural；Positive；REAL；_Logic 数据类型：IEEE1164 中定义的一种数据类型，包含 9 种取值 。电路中有三态逻辑必须用 std_logic 和std_logic_vector；7.构造体：描述实体的内部结构和逻辑功能，和实体相联系，一个实体可以 有多个构造体，构造体的运行时并发的；2.进程语句意义和用法:进程语句是 VHDL 中最重要的语句，具有并行和顺序行为的双重性，其特点主要有：1.进程和进程语句之间是并行的关系； 2.
13、进程内部是一组连续执行的顺序语句；3.进程语句与结构体中的其余部分进行信息交流是靠信号来完成的； 4.一个构造体可以有多个进程语句； 5.精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 9 / 14进程的基本格式：PROCESSIS BEGINEND PROCESS进程标号; 6.进程举例3Electronic Design Automation Laboratory， Electrical Engineering &EDA 实验室library ieee;use _logic_; entity if_case_55_56 is port; y,z:out std_lo
14、gic);end if_case_55_56;architecture logic of if_case_55_56 is beginif_label:process beginif sel=00 then y end process if_label; case_label:process begincase sel iswhen 00 =zzzzz end case;end process case_label; end logic;7.其仿真波形为4精品文档2016 全新精品资料-全新公文范文 -全程指导写作 独家原创 10 / 14Electronic Design Automation Laboratory， Electrical Engineering &EDA 实验室3.信号的用途以及和变量的区别 ： 信号是描述硬件系统的基本数据对象，它的性质类似于连接线。它可以代表连线、内连元件、或端口。 用“
