《毕业论文“基于FPGA的UART模块设计”》由会员分享，可在线阅读，更多相关《毕业论文“基于FPGA的UART模块设计”（36页珍藏版）》请在金锄头文库上搜索。
1、 本 科 毕 业 设 计 （ 论 文 ）题目 基于 FPGA 的 UART 模块设计 学 院 物理与电子工程学院 年 级 专 业 班 级 学 号 学生姓名 指导教师 职 称 论文提交日期 2010-5-19 常熟理工学院本科毕业设计(论文)诚信承诺书本人郑重声明： 所呈交的本科毕业设计(论文)，是本人在 导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。本人签名： 日期：常熟理工学院本科毕业设计(论文)使用授权说
2、明本人完全了解常熟理工学院有关收集、保留和使用毕业设计( 论文)的规定，即：本科生在校期间进行毕业设计(论文)工作的知 识产权单位属常熟理工学院。学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许毕业设计( 论文 )被查阅和借 阅；学校可以将毕业设计 (论文) 的全部或部分内容编入有关数据库进行检索，可以采用影印、 缩印或扫描等复制手段保存、汇编毕业设计（论文），并且本人电子文档和纸质论文的内容相一致。保密的毕业设计(论文)在解密后遵守此规定。本人签名： 日期：导师签名： 日期：常熟理工学院毕业设计（论文）I基于 FPGA 的 UART 模块设计摘 要通用异步收发器(Univer
3、sal Asynchronous Receiver Transmitter，UART)是一种广泛应用于短距离、低速、低成本通信的串行传输接口。UART允许在串行链路上进行全双工通信。常见的串行接口芯片能够实现比较全面的串行通信功能。而在实际应用中，我们往往并不需要如此完整的功能，从而会造成资源的浪费和成本的提高。由于常用UART芯片比较复杂且移植性差，本文提出一种采用可编程器件FPGA实现UART功能的方法。采用TOP-DOWN设计方法，对系统划分模块以及各个模块的信号连接，然后进行模块设计，并用VHDL语言编写代码来实现各模块功能，从而简化了电路、减小了体积、提高了系统的可靠性。使用Quar
4、tus自带的仿真器对各模块进行功能仿真和时序仿真，实现了发送、接收等功能，验证了结果，表明设计正确，功能良好，符合设计要求。关键词:FPGA VHDL UART 有限状态机常熟理工学院毕业设计（论文）IIThe Design of Universal Asynchronous Receiver Transmitter Based on FPGAAbstractUART (Universal Asynchronous Receiver Transmitter) is a widely used for short-range, low-speed, low-cost serial communi
5、cation transmission interface. UART allow full-duplex communication on serial links. Common serial interface chips can realize comprehensive serial communication function. In practice, we often did not need such a complete feature, which will result in waste of resources and higher costs. As the UAR
6、T chips used more complex and its transplantation is poor, this paper, presents a method that a implementation of UART based on programmable devices FPGA. TOP-DOWN design method is used, the system is divided into modules and signal connections of each module, the module function is designed in VHDL
7、 language. In this way, the design can simplifies the circuit, reduces the volume, improves the reliability of the system . Using Quartus simulator for each module function simulation and temporal simulation，this designing has realized send, receive, and other functions. Verifing the results, sugges
8、ts that the design comply with the design requirements.Key Words：FPGA; VHDL; UART; FSM常熟理工学院毕业设计（论文）III目 录第一章 绪论 .11.1 课题背景与现实意义 .11.2 课题研究的现状及相关技术的介绍 .11.2.1 UART 芯片的性能指标 .11.2.2 FPGA 的发展历程 和结构介绍 .21.2.3 FPGA 的设计方法及软 件平台 .31.2.4 VHDL 语言简介 .41.3 本文的研究内容 .51.4 本文的内容结构 .61.5 小节 .6第二章 UART 理论基础 .72.1 UART 原理 .72.2 串行通信基础知识 .82.2.1 串行通信工作方式 .92.2.2 串行异步通信 .92.2.3 串行同步通信 .112.3 小节 .11第三章 UART 的设计实现 .123.1 UART 的设计分析 .
