《基本rs触发器实验》由会员分享，可在线阅读，更多相关《基本rs触发器实验（12页珍藏版）》请在金锄头文库上搜索。
1、第 5 章基本 RS 触发器5.同步触发器（同步 RS 触发器）目的与要求：1 掌握时序电路的定义、分类、触发器的特点。2 掌握基本 RS 触发器的电路结构、工作原理、逻辑功能。3 掌握同步 RS 触发器的工作原理、逻辑功能。4 掌握触发器逻辑功能的表示方法。5 掌握时序电路的一些基本概念。重点与难点：1 基本概念要正确建立。难点：现态、次态、不定状态的正确理解。2 基本 RS 触发器的逻辑功能、触发方式。5.1 概述一、触发器的概念复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。触发器：具有记忆
2、功能的基本逻辑电路，能存储二进制信息（数字信息）。触发器有三个基本特性：（1）有两个稳态，可分别表示二进制数码 0 和 1，无外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。（3）有两个互补输出端，分别用 Q 和二、触发器的逻辑功能描述：特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）三、触发器的分类：根据逻辑功能不同：RS 触发器、D 触发器、JK 触发器、T 触发器和 触发器等。触发方式不同：电平触发器、边沿触发器和主从触发器等。电路结构不同：基本 RS 触发器
3、，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。5.2 触发器的基本形式5.2.1 基本 RS 触发器一、由与非门组成的基本 RS 触发器1电路结构电路组成：两个与非门输入和输出交叉耦合（反馈延时）。逻辑图如图（a）所示。逻辑符号如图（b）所示。与非门组成的基本 RS 触发器的特性表二、由或非门组成的基本 RS 触发器电路构成：两个或非门的输入和输出交叉耦合而成，如下图所示。逻辑符号：图（b）所示。工作原理在与非门实现的基本 RS 触发器的基础上稍作变化。或非门组成的基本 RS 触发器的特性表5.2.2 同步触发器基本 RS 触发器的触发方式： 端的输入信号直接控制。（电平直接触发）在
4、实际工作中，要求触发器按一定的节拍翻转。措施：加入时钟控制端 CP，触发器的状态翻转按 CP 节拍。同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲 CP 控制的触发器。CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。同步：因为触发器状态的改变与时钟脉冲同步。同步触发器的翻转时刻：受 CP 控制触发器翻转到何种状态：由输入信号决定一、同步 RS 触发器1电路结构基本 RS 触发器 + 两个钟控门 G3、G4，如图（a）所示。逻辑符号：图（b）所示。钟控端（CP 端）：时钟脉冲输入端。2逻辑功能工作原理。当 CP0 时，G3、G4 被封锁，都输出 1，触发器的状态保持不变，同步
5、RS 触发器的特性表3特性方程 4状态转换图触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。根据驱动表可画出状态转换图。圆圈：触发器的稳定状态箭头：在 CP 作用下状态转换的情况标注的 R、S 值：触发器状态转换的条件。二、同步 D 触发器1电路结构为了避免同步 RS 触发器出现 R=S=1 的情况，可在 R 和 S 之间接入非门 G5 ，如下图（a）所示。逻辑符号：图（b）所示。2逻辑功能同步 RS 触发器的特性表根据特性表可得到在 CP1 时的同步 D 触发器的驱动表。 表同步 D 触发器的驱动表三、同步 JK 触发器1电路结构克服同步 RS 触发器在 R
6、S1 时出现不定状态的另一种方法：将触发器输出端 Q 和 状态反馈到输入端，这样，G3 和 G4 的输出不会同时出现 0，从而避免了不定状态的出现。J、K 端相当于同步 RS 触发器的 S、R 端。电路如图所示。逻辑符号：图（b）所示。2逻辑功能可将同步 JK 触发器看成同步 RS 触发器来分析。有工作原理。（边分析边列特性表。以下文字不写板书。）当 CP0 时，G3 和 G4 被封锁，保持。当 CP1 时，G3、G4 解除封锁，输入 J、K 端的信号可控制触发器的状态。同步 JK 触发器的特性表（CP=1 时）根据特性表可得到在 CP1 时的同步 JK 触发器的驱动表。同步 JK 触发器的驱
7、动表四、同步触发器的空翻触发器的空翻：在 CP 为高电平 1 期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。产生空翻的原因：电平触发方式，在 CP 高电平期间有效触发同步触发器由于存在空翻，不能保证触发器状态的改变与时钟脉冲同步，它只能用于数据锁存，而不能用于计数器、移位寄存器和存储器等。后面将介绍几种没有空翻现象的触发器。5.3 边沿触发器为何要用边沿触发器？同步触发方式存在空翻，为了克服空翻。边沿触发器只在时钟脉冲 CP 上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞
8、 D 触发器、边沿 JK 触发器、CMOS 边沿触发器等。以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用时够用为度，不强调内部电路。5.3.1 TTL 边沿 JK 触发器一、电路结构逻辑符号中“ ”表示边沿触发输入。加小圆圈：表示下降沿有效触发不加小圆圈：表示上升沿有效触发二、逻辑功能四、JK 触发器构成的 T 触发器和 T触发器T 触发器：具有保持和翻转功能的触发器。T触发器：只具有翻转功能的触发器。1JK 触发器T 触发器令 JK 触发器的 J=K=T T 触发器特性方程5.3.2 维持阻塞 D 触发器 一、电路结构二、逻辑功能与触发方式 逻辑功
9、能1设输入 D1 在 CP0 时，保持。因 D1，G6 输入全 1，输出 Q60，它使 Q41、Q51。 当 CP 由 0 跃变到 1 时，触发器置 1。在 CP1 期间，线阻塞了置 0 通路，故称线为置 0 阻塞线。线维持了触发器的 1 状态，故称线为置 1 维持线。2设输入 D0 在 CP0 时，保持。因 D0，G6 输出 Q61，这时，G5 输入全 1，输出 Q50。 当 CP 由 0 正跃到 1 时，触发器置 0。在 CP1 期间，线维持了触发器的 0 状态，故称线为置 0 维持线。线阻塞了置 1 通路，故称线为置 1 阻塞线。可见，它的逻辑功能和前面讨论的同步 D 触发器的相同。因此
10、，它们的特性表、驱动表和特性方程也相同。 触发方式边沿式维持阻塞 D 触发器是用时钟脉冲上升沿触发的。因此，又称它为边沿 D 触发器。三、具有直接置 0 和置 1 端的维持阻塞 D 触发器图（a）所示为上升沿触发的维持阻塞 D 触发器 CT7474 的逻辑图。 5.4 主从触发器1主从触发器与边沿触发器同样可以克服空翻。2结构：主从结构。内部有相对称的主触发器和从触发器。3触发方式：主从式。主、从两个触发器分别工作在 CP 两个不同的时区内。总体效果上与边沿触发方式相同。状态更新的时刻只发生在 CP 信号的上升沿或下降沿。4优点：在 CP 的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。主从触发器是在同步 RS 触发器的基础上发展出来的。各种逻辑功能的触发器都有主从触发方式的，即：主从 RS 触发器、主从 JK 触发器、主从 D 触发器、主从 T 触发器、主从 T触发器。
