《数字化语音存储与回放系统设计》由会员分享，可在线阅读，更多相关《数字化语音存储与回放系统设计（14页珍藏版）》请在金锄头文库上搜索。
1、6. 数字化语音存储与回放系统设计6.1 基本原理6.1.1 基本组成原理人耳所能听到的声音频率范围为20Hz20kHz，而一般语音频率位于300hz3.4khz之间，语音的采集是指将语音声波信号经麦克风和音频放大器转换成有一定幅度的模拟量电信号，然后再转换成数字量的全过程。根据“奈奎斯特采样准则”，采样频率必须大于模拟信号频率最高频率的两倍，由于语音信号最高频率为3.4khz，所以语音采样频率最低不低于6.8khz，通常可选为8khz的采样频率，采集到的语音数据可在单片机的控制下存入存储器。单片机语言生成过程，可以看成是语言采集过程的逆过程，但又不是原封不动地恢复原来的语言，而是对原来语言的
2、可控制、可重组的实时恢复。在放音时，只要依原先的采样值经PWM接口处理，便可使原音重现。典型的数字语言存储与回放系统的基本组成框图如图6.2.1所示，它主要包括采集的前向通道和回放的后向通道两大部分，带一定存储容量的单片机最小系统则负责整个系统的控制及数据的存储与回放。拾音器前置放大器带通滤波器加偏置1.75VMSP430G2553AD采集复位录音回放PWM输出多级滤波功率放大扬声器RAM1M*1片低电平复位高电平有效高电平有效 图6.2.1 数字化语音存储与回放系统的基本组成框图图中cpu似应加SPI总线的同内容。2.主要技术指标（1）语言放大器增益此指标是指语音放大器的电压放大倍数；语言放
3、大器的主要作用是对拾音器输出的毫伏级的语音电压信号进行放大，以符合430单片机所自带A/D转换器的输入量程（0-2.5V）的要求。（2）输出功率此指标是指输出失真度小于某一值时的功率放大器的最大功率。（3）带通滤波器通频带通频带一般为300hz3.4khz，用于语言滤波。前置通道中的带通滤波主要用于抗混叠，后置通道中的带通滤波则主要起平滑作用。（4）采样频率及精度采样频率及精度分别指A/D转换的速率和分辨率。（5）存储时间存储时间指存放语言的最长时间；此指标与系统的存储容量、采样频率及精度、存储编码格式等因素密切相关。6.1.2 设计任务及方案分析依据图6.2.1所示的框图设计一个数字语言存储
4、与回放系统。1. 设计要求（1） 语言放大器的增益为40dB，（2） 扬声器负载为8欧姆，输出功率不小于0.5W。（3） 带通滤波器：通带为300Hz3.4KHz。（4） ADC：采样频率fs=0khz，字长8位。（5） 语言存储时间5s。（6） DAC；变换频率fc=8kHz，字长8位。（7） 回放语言质量好。2. 主要功能指标分析及方案选择（1） 人机交互控制方案设计人机交互可以采用单片机或可编程逻辑器件实现。可编程逻辑器件具有速度快的特点，但实现较为复杂。单片机容易实现，但对数据的处理能力有限，难以在实时性的要求下完成较为复杂的数据处理功能。在本系统中，对于语言信号（最高频率约为3.4k
5、Hz，采样频率为8kHz）基本符合设计的要求，故采用单片机作为主控芯片来设计本系统。（2） 语音编码与存储方案设计 该系统要求实现数字语言存储与回放，以8kHz采样频率对语言信号进行采样；如果不采用数据压缩，则要求较大的存储容量；本题并要求在存储容量不变的前提下，提高语言的存储时间，这是一个相对性的指标，与存储空间的绝对大小没有关系，故此指标与功能的实现只能靠采取数据压缩的方法才能实现。常用的数字压扩技术主要有13 折线A律压扩（近似 A87.6的A律压扩）和15 折线律压扩（近似255的律压扩），我国的PCM30/32路基群采用A律13折线压缩特性。CCITT建议G.711规定在国际间数字系
6、统互连时，要以A律为标准。故本次我们采用的是13折线A律压扩技术,其数学表达式如下 (6-2-1) 式中，x为归一化输入，y为归一化输出，A为压缩系数。 13折线A律主要用于欧洲各国及中国、非洲地区；采用的PCM30/32路基群中，如图1所示，图中x和y分别表示压缩器归一化输入和归一化输出信号幅度。将x轴的区间(0,1)不均匀的分成8段，分段的规律是每次以1/2取段。然后，每段再均匀的16等分，每一等分作为一个量化分层，于是在01内共有8*16=128个量化区间，但每段上间隔是不均匀的，同样在y轴上，将(0,1)区间均匀的分成8段，每段再分成16等分，所以y轴也被等分为128个量化区间，但他们
7、是均匀的。图1 A律13折线的形成编码过程中信号幅度对应4096个量化单位(最小的量化间隔称为一个量化单位)，在4 096单位的输入幅度范围内，被分成256个量化级，因此须用8位码表示每一个量化级。用于13折线A律特性的8位非线性编码的码组结构如下：表一 码组结构极性码段落码段内码M1M2M3M4M5M6M7M8其中，第1位码M1的数值“1”或“0”分别代表信号的正、负极性，称为极性码。从折叠二进制码的规律可知，对于两个极性不同，但绝对值相同的样值脉冲，用折叠码表示时，除极性码M1不同外，其余几位码是完全一样的。因此在编码过程中，只要将样值脉冲的极性判出后，编码器便是以样值脉冲的绝对值进行量化
8、和输出码组的。这样只要考虑13折线中对应于正输入信号的8段折线就行了。这8段折线共包含128个量化级，正好用剩下的7位码(M2，, M8)就能表示出来。由于既要考虑存储空间，又要考虑回放话音质量，因此，采用PCM编码方式，同时为提高抗噪能力，可以在PCM码中间隔插入PCM码元。确定编码方案后，再来估计一下所需的存储空间，因为设计时采用的是插值算法，故采用为采样频率2倍的关系将语音数据通过PWM输出，因此，播放时间与采样的时间也就相等了，满足题目要求的最小存储秒数5s，计算最少存储容量为S=5s(8KB/s)/2=20kB (6-2-1)6.2 电路设计6.2.1 语音输入及前置放大电路设计声电
9、转换通过驻极体话筒实现，它具有灵敏度高、噪声低、价格低廉等诸多优点。由于驻极体话筒获得的语音信号非常微弱，需要将语音信号进行放大，为了减少噪声，这里采用低噪声宽频带的双运算放大器NE5532，有效地抑制了噪声；同向放大器的电压放大倍数为1+RP2/R9,放大倍数范围为1至10.8，驻极体话筒工作时输出的电压一般为mV级，故放大输出的电压在ADC输入量程范围内范围内；如果前置放大电路放大倍数很大时，则放大后输出信号动态范围过大，会超ADC量程范围，此时可以在ADC输入端增加AGC（自动增益控制）电路，前置放大电路原理图如图6.2.2所示。图6.2.2 前置放大原理图6.2.2 带通滤波器电路设计
10、前向通道中的带通滤波器用以消除混叠失真，所以称为抗混叠滤波器，由一阶低通滤波器级联一阶高通滤波器构成，其截止频率为f=1/（2RC），频带设置为300Hz3.4kHz，在输入AD之前加一个直流电压为1.65V的偏置，确保AD能够采样，得到的具体电路如图6.2.3所示。图6.2.3 带通滤波器原理图X与Y轴应加注剑头图6.2.4 带通滤波器电路的幅频、相频特性仿真曲线6.3 单片机系统设计本系统的单片机采用TI公司的MSP430G2553芯片，可直接与Keil软件通信，能使用Keil软件提供的单步、过程单步、设置断点等调试手段调试程序。该芯片具有片内32K+8KFlashROM,1KBRAM,4
11、级8个中断源，双DPTR,内置PCA、WDT（看门狗）等功能。其原理图如图6.2.5所示。图6.2.5 MSP430G2553控制器模块原理图本课程设计采用单片机集成的ADC和DAC，设计简单，也可以采用外置独立的ADC和DAC，如ADC0831，TLV5624。ADC0831是TI公司生产的八位逐次逼近式AD转换器，总失调误差为1LSB，其最大允许采样频率为31KHz，能满足8kHZ采样频率的要求，时钟频率为250KHz以下，转换时间为32us，它有一个差分输入通道，串行输出配置为与标准移位寄存器或微处理器兼容的Microwire 总线接口，极性设置固定，不需寻址。由于标准移位寄存器或微处理
12、器将时间变化的数字信号分配到串口输出，当IN-接地时为单端工作，此时IN+为输入，也可将信号差分后输入到IN+与IN-之间，此时器件处于双端工作状态。其原理图如图6.2.6所示。图6.2.6 ADC0831原理图TLV5624是TI公司生产的八位DA转换器，转换时间为1.0 至 3.5us ；此DAC具有串行输入、可编程内部参考基准源，其原理图如图6.2.7所示。图6.2.7 TLV5624原理图6.4 语音存储模块本系统采用AT25F512芯片，8位串行通信FLASH ROM 储存，容量512K。串行外围芯片SPI兼容，支持SPI模式0（0，0）和模式3（1，1）；20MHz时钟频率；可用字
13、节模式和256字节页写模式编程。其原理图如图6.2.8所示。图6.2.8 存储芯片原理图此图的标号有重叠，应改一下。6.5 滤波及功率放大模块经低通滤波器输出的语音信号其幅度为0-5V，为了满足题设要求的0.5W的功率输出，音频功率放大器采用典型器件LM386制作，该放大器增益高，最大输出功率可达1.25W，其电路原理图如图6.2.9所示。图6.2.9滤波及功率放大模块原理图6.6 幅频特性校正电路设计由于实际采样脉冲有一定的持续时间（平顶采样），所抽样得到的信号频谱是由理想的采样信号的频谱用sin(f/fs)/(f/fs)加权形成的，频谱失真，会造成语音信号恢复时失真，常称这种平顶保持带来的
14、频率失真为孔径失真。若不进行校正，则语音的高频分量将会有部分损失。所以，需将平顶采样信号通过一个孔径失真补偿低通滤波器，才能无失真恢复出原始信号。该孔径失真补偿低通滤波器的频率特性HL（f）应为HL（f）= (f/fs)/ sin (f/fs) 丨f丨fH采用图6.2.10所示的一阶RC网络对高频分量稍作提升，进行近似校正。根据公式sin(f/fs)/(f/fs)计算可得，在采样频率fs为8kHz时，在f=300Hz处衰减0.02dB（0.9977倍），在f=3.4kHz处衰减2.75dB（0.7283倍），因此，只需选择适当的阻容元件，满足在3.4kHz处的提升比在300Hz处的约高2.73
15、dB即可。计算得C=0.06uF,R1=R2=1k欧。孔径失真虽然会造成语音的高频分量有部分损失，但影响较小，可以根据实际情况自行添加。图6.2.10 校正网络电路设计6.7 软件设计6.7.1 SPI串行同步通讯协议SPI（Serial Peripheral Interface）是一种串行同步通讯协议，由一个主设备和一个或多个从设备组成，主设备启动一个与从设备的同步通讯，从而完成数据的交换。SPI 接口由SDI（串行数据输入），SDO（串行数据输出），SCK（串行移位时钟），CS（从使能信号）四种信号构成，CS 决定了唯一的与主设备通信的从设备，如没有CS 信号，则只能存在一个从设备，主设备
16、通过产生移位时钟来发起通讯。通讯时，数据由SDO 输出，SDI 输入，数据在时钟的上升或下降沿由SDO 输出，在紧接着的下降或上升沿由SDI 读入，这样经过8/16 次时钟的改变，完成8/16 位数据的传输。该总线通信基于主-从（所有的串行的总线均是这样，USB，IIC，SPI等）配置，而且下面提到的方向性的操作合指代全部从主设备的角度说的。？它有以下4个信号：MOSI（主出/从入）、MISO（主入/从出）、SCK（串行时钟）、SS（从属选择：芯片上“从属选择”(slave-select)的引脚数决定了可连到总线上的器件数量）。在SPI传输中，数据是同步进行发送和接收的。数据传输的时钟基于主处
17、理器的时钟脉冲(好像也可以是IO上的电平的模拟时钟)，摩托罗拉没有定义任何通用SPI的时钟规范。然而，最常用的时钟设置基于时钟极性(CPOL)和时钟相位(CPHA)两个参数，CPOL定义SPI串行时钟的活动状态，而CPHA定义相对于SO-数据位的时钟相位。CPOL和CPHA的设置决定了数据取样的时钟沿。如图1与图6.2.11所示：图6.2.11 CPHA=0是SPI总线时序图6.2.12 CPHA=1是SPI总线时序6.7.2 PCM编码规则(1) 用13折线逼近A律函数规律，基本上保持了连续压扩特性曲线的优点，又便于用数字电路实现？。(2) 量化器输入信号（样值）在-1与+1之间，称为归一化
18、样值。 (3) 在256个量化区间中，最小量化间隔为=1/2048,最大量化间隔为64，？=1/32。(4) 保持与小信号量化间隔相同的情况下，128 级（7位）非均匀量化相当于2048 级（11位）均匀量化。(5) 量化间隔分为16段（正负信号对称），再将每一段等分为16小段。故量化器共有M=1616=256个量化电平（台阶），每个样值编码长度为k=log2（256对数格式改好）=8bit. 为了降低噪声干扰，采用插值算法对数据进行处理，其具体表现就是在输出数据时采用间隔插入PCM码，这样就相当于一个周期内采样次数增加，致使波形输出效果更好。编程的基本思想是采用分块写入、读取的算法，在录音时
19、采用等待采样存储数组存储完毕之后，通过块写入的方式写入数据到串行存储器，这样就可解决在数据读取、写入时“写使能”必须开启且需要一段时间的等待时间；同理，放音时也是采用块读取的方式，然后通过单片机输出PWM （脉宽调制）波，PWM波经过滤波之后就可还原采样得到的波形。系统的软件流程图如图6.2.13所示。 图6.2.13系统软件流程图6.7.3 电路安装与系统调试（1）电路的安装首先是单片机的小系统的制作与安装，通常情况下可以采用已有或自作的PCB板，其安装工作主要就是直接焊接元器件就可以了。在单片机小系统板装调好后，从单片机出发，分前向通道和后向通道两个方向逐一安装模块电路，每个电路模块均先独
20、立安装调试好，然后级联起来联合调试。在电路的设计与安装过程中，模拟地和数字地要分开，在电源处一点接地，同时注意每个数字集成块的电源与地之间接入0.01uF的滤波电容，原理图与PCB图时可能已经考虑到了，但装配时容易忽略；话筒的引线要使用屏蔽线等。（2）系统的调试系统的调试分为纯硬件调试、软硬件联合调试、系统软件调试3个阶段。电路模块调试主要是纯硬件调试，涉及软件的则需软硬联合调试，如单片机小系统，ADC、DAC电路等。接着进行系统级联调试，软、硬件必须结合，主要排除逻辑故障。？硬件调试完成后，主要编写系统软件并进行调试。系统软件主要任务有人机控制，PCM-DPCM编解码的实现，ADC量化数据的
21、读入、PWM（D/A）模拟信号的输出等。6.7.4 主要技术指标测试（1）测试仪器Tektronix TDS1012数字示波器 数英 SU3080合成信号发生器DF1731D1A型直流稳压电源 胜利 VC890数字万用表PC机（2）放大器测试系统中有两个放大器：一个前置放大器，另一个是功率放大器。测试前置放大器时，先断开麦克风，在麦克风放大器输入端接入由信号发生器产生的100mV、1kHz的正弦波，用示波器测量放大器输出信号波形，调整电路参数，使输出达到1V（10倍）。测试功率放大器时，先断开其与低通滤波器的连线，用信号发生器输出150mV、1kHZ的正弦波，输出接8扬声器并用示波器测试输出波
22、形，调节输入音量电位器扬声器发出很强的“嘟”声，示波器显示峰峰值达2.8V，输出功率达到1W。（3）带通滤波器测试把带通滤波器与其他的电路断开，在带通滤波器的输入端接入由信号发生器产生的100Hz10kHz的正弦信号，用TDS210型的示波器观察滤波器的输出波形，结果如表6.2.14所示。表6.2.14 带通滤波器测试数据测试频率/kHZVip-p/mVVop-p/mV从上面的测试数据可以看出，该滤波器在同频带内的增益还是远大于同频带以外的频率的增益的，从而达到了很好的滤波效果。（4）整机联机测试整机联机后进行统一测试，包括：录音、放音的音质、音量细听，适度进行电路参数的微调，录放音时间测试。
23、具体操作如下：将语音信号从麦克风输入，待存储器存满后，按放音键回放语音信号并调整放大器增益，使语音信号不失真地输出，实现系统功能。结果表明：该系统增益调节宽，抑制杂音能力强，数字化语音存储时间长，采用压缩算法以后存储时间约为8s。6.7.5 设计任务设计并制作一个数字化语音存储与回放系统，其示意图如图6.2.15下： (第四届全国大学生电子设计竞赛E题)拾音器话音放大器带通滤波器ADC存储器微处理器DAC扬声器功率放大器带通滤波器图6.2.15 数字化语音存储与回放系统的组成框图1基本要求（1）放大器1的增益为46dB，放大器2的增益为40dB，增益均可调；（2）带通滤波器：通带为300Hz3
24、.4kHz ；（3）ADC：采样频率f s8kHz，字长8位；（4）语音存储时间10秒；（5）DAC：变换频率f c8kHz，字长8位；（6）回放语音质量良好。2发挥部分在保证语音质量的前提下：（1）减少系统噪声电平，增加自动音量控制功能；（2）语音存储时间增加至20秒以上；（3）提高存储器的利用率（在原有存储容量不变的前提下，提高语音存储时间）；（4）其它（例如：校正等）。3说明不能使用单片语音专用芯片实现本系统。 实验与思考题1.常用的语音压缩编码方式有哪几种，每种编码的编码速率是多小，性能如何？2.在原有存储容量不变的前提下，如何提高语音存储时间？3.采取哪些方法可以提高语音质量，降低噪声？
