《心率检测器课程设计》由会员分享，可在线阅读，更多相关《心率检测器课程设计（17页珍藏版）》请在金锄头文库上搜索。
1、0武汉纺织大学课程设计任务书课题名称： 心跳速率检测器 完成期限： 2014 年 05月 28日 至 2014 年 06月 12日院系名称 机械院 指导教师 周国鹏 专业班级 测控 1102 指导教师职称 学生姓名 景小飞 院系课程设计（论文）工作领导小组组长签字 1目 录摘要 .2第一章 方案论证 .31.1 定时间测次数实现法 .3第一章 心率检测单元电路设计 .32.1 传感器 .32.2 放大整形电路设计 .42.3 时基信号发生器设计 .42.4 计数译码显示电路电路设计 .7第三章 总电路及原理分析 .123.1 数字心率计总电路及其原理说明 .123.1.1 数字心率计电路工作原
2、理 .123.2 元器件的参数设定 .123. 3 电路仿真 .133.3.1 仿真软件介绍 .133.3.2 电路仿真 .13设计心得体会 .15附录：参考文献 .162摘要脉搏是常见的生理现象，蕴含着丰富的人体生理病理信息。脉搏波所呈现出来的形态、强度、速率和节律等方面的综合信息，能反映出人体心血管系统中的许多生理病的血流特征。数字电子技术作为一门应用很广泛的科学技术，发展极其迅速。要想学好这门技术，首先是基础理论的系统学习，然后要技术训练，进而培养我们对理论联系实际的能力，设计电路的能力，实际操作的能力，以及培养正确处理数据、分析和综合实验结果、检查和排除故障的能力。课程设计作为对本课程
3、的学习情况的检验，同时课程设计也对本课程知识的综合运用。同时也加深我们对电子产品的理解。这次我们课程设计的题目是制作一个心跳速率检测器，二脉搏往往与心跳速率息息相关。根据人体脉搏信号特征，本文介绍了一种的由取样电路、放大整形电路、计数显示电路、电源电路四部分组成的新型心率计的设计方法。采用高集成度、高性能、低功耗、高频高速的集成芯片实现计数译码模块。具有时基信号频率稳定，设置合理，计数器清零及时，瞬时心率周期内准确计数等优点。测量范围为 0199 次/min，三位数字显示测量值。关键词：脉搏，心跳速率，电路，设计3第 1章 方案论证从医学常识我们可知心率略等于脉搏次数，所以本次课程设计我们将脉
4、搏做为心率的采样处。以脉搏次数作为心率。在这里我使用定时计数法来测量心跳速率。（1） 传感器：将脉搏转换成相应的电脉冲信号（2） 放大电路：对微小电脉冲信号进行放大；（3） 时基信号发生电路：产生固定时间（1 分钟活半分钟）的控制信号，作为计数器的门控，使计数器只有在此期间才进行计数；（4） 计数、译码、显示电路：在门控信号作用期间，对电脉冲信号进行计数，并显示译码器译码，再由数码管显示数值；（5） 电源电路：按电路要求提供符合要求的直流电源。第二章 心率检测器单元电路设计2.1 取样传感器为了把脉搏转换成电信号，应采用压电式传感器。取样电路采用抗腐蚀的陶瓷压力传感器CPS182。抗腐蚀的陶瓷
5、压力传感器没有液体的传递，压力直接作用在陶瓷膜片的前表面，使膜片产生微小的形变，厚膜电阻印刷在陶瓷膜片的背面，连接成一个惠通斯电桥。由于压敏电阻的压阻效应，使电桥产生一个与压力成正比、与激励电压成正比的高度线性度电压信号。通过激光标定，该传感器具有很高的温度稳定性和时间稳定性。传感器放大与整形计数器 译码器 显示器时基信号发生器42.2 放大整形电路放大整形电路如下图 2-2-1 所示，由晶体管 9013 与 74LS00 等组成，其中晶体管 9013 组成放大器将压电陶瓷传感器输出的信号进行放大。与非门构成的施密特触发器，它对放大器的输出信号进行整形，使之成为中规中矩的矩形波。图 2-2-1
6、 放大整形电路2. 3 时 基 信 号 发 生 器 设 计时基电路是为了产生一个方波定时脉冲，用来控制计数器CD4553的计数允许INT端，以便使计数器在定时脉冲宽度所固定的时间内进行对脉搏电脉冲计数，固定时间为四分之一分钟。在此我们采用的是555的单稳态触发器加外围电路构成的时基信号发生器。对于 555 定时器芯片，它由 TTL 集成定时电路和 CMOS 集成定时电路,这二者功能完全相同,不同之处是:TTL 集成定时电路的驱动能力比 CMOS 集成定时电路大。555 定时电路是由三个 5 千欧电阻组成分压器、两个高精度电压比较器、一个基本 R-S 触发器、一个作为放电通路的管子及输出驱动电路
7、组成。它的逻辑电路图为：如图 2-3-1 所示。5图 2-3-1 555 定时器逻辑电路图及 555 定时器逻辑符号功能描述：功能表如表 2-3-1 表所示。当输入端 R 为低电平时，不管别的输入端为何种情况，输出为低电平,CMOS 管工作。当引脚 6 的输入电平大于2/3UDD并且引脚 2 的输入电平大于 1/3UDD,输出为低电平,CMOS 管工作当引脚 6的电平小于 2/3UDD并且引脚 2 的输入电平大于 1/3UDD,输出为原状态.当引脚 2的电平小于 1/3UDD,电路输出为高电平,NMOS 管关断.表 2-3-1 555 功能表555 定时器构成单稳态触发器具有下列特点：第一，它
8、有一个稳定状态和一个暂稳状态；第二，在外来触发脉冲作用下，能够由稳定状态翻转到暂稳状态；第三，暂稳状态维持一段时间后，将自动返回到稳定状态。暂稳态时间的6长短，与触发脉冲无关，仅决定于电路本身的参数。单稳态触发器在数字系统和装置中，一般用于定时（产生一定宽度的脉冲）、整形（把不规则的波形转换成等宽、等幅的脉冲）以及延时（将输入信号延迟一定的时间之后输出）等。在没有加入触发脉冲前，电路处于稳态，输出端（555 定时器引脚 3）为低电平，U0=0.当输入端（5555 定时器引脚 7）的触发脉冲下降沿到达后，电路进入暂态，输出端为高电平，U0=1。而后电源电压 VCC 通过电阻 R 开始向电容 C充
9、电，当充电到 U0=2/3VCC 时，电路又还回到稳态，输出端重新回到低电平，U0=0,这个稳态一直维持到下一个触发脉冲下降沿到达时为止。暂稳态持续时间（输出脉冲宽度 Tw）只取决于外接电阻 R 和电容 C 的大小，Tw=0.1RC。单稳态电路的工作波形如下图 2-3-2 所示图 2-3-2 单稳态电路的工作波形根据原理，时基信号发生电路图如图 2-3-3 所示7图2-3-3 时基信号发生电路图此电路的核心是 555 定时器，其本质也就是一个单稳态触发器，按键接地并与电阻 R4 串联接高电平 VCC，当没按下键时 2 脚输入为高电平，555 定时器内部晶体管饱和导通，电容 C2 短路，7 脚一
10、直为低电平，则 3 脚输出为低电平经过非门输出高电平，当按下键时，2 脚变为低电平，555 定时器内部晶体管截止，经过电位器 RV1 对电容 C2 充电，当 C2 两端电压尚未达到 VCC 2/3VCC 时，3 脚输出为高电平经过非门输出低电平，当 C2 两端电压达到 2/3VCC 时，3 脚输出为低电平经过非门输出恢复高电平，输出低电平持续的时间由电位器 RV1 和电容 C2 来确定，计算公式为：t=1.1RC，其中电容 C1 为小电容，作用是为了滤除高频干扰，一般取 100Pf。2. 4 计 数 译 码 显 示 电 路 电 路 设 计本次课程设计为了电路的简单，我们采用 CD4553 作为
11、计数器。对于这块芯片有两个与一般的芯片的不同之处:(1) 有多功能：锁存控制、计数允许、计满溢出和清零等。(2) 是三位 10 进制计数器，但只有一位输出端（输出 BCD 码） ，要完成三位输出，采 用扫描方式，通过它的选通脉冲信号，依次控制三位十进制的输出，从而实现扫描显示方式。8图 2-4-1 CD4553 组成方框图 图 2-4-2 CD4553 管脚图CD4553 的组成方框图及管脚排列图 2-4-1、图 2-4-2 所示。功能表见下表2-4-1 表.下面简要说明这些管脚的功能：（1）CL(引脚 12)为计数器的脉冲输入端。（2）INH（引脚 11）计数允许控制端，当 INH 为“0”
12、时计数脉冲有 CL端进入计数器，而当 INH 为“1”时，禁止计数脉冲输入计数器，计数器保持禁止钱的最后计数状态。（3）LE（引脚 10）为锁存器允许端，当 LE 为“1”时，锁存器呈锁存状态而保持原有锁存器内信息。（4）R（引脚 13）为复零端，当 R=1 时，计数器输出 Q0Q3 皆为 0.（5）输出哪一位的计数值由选脉冲 DS1DS3 控制（低电平有效） 。（6）溢出 OF（引脚 14） ，当 CD4553 每计满 1000 个脉冲时。溢出端输出一个脉冲，而后有重新开始计数。输入 输出R CL INH LE0 上升沿 0 0 不变0 下降沿 0 0 计数0 1 不变0 1 上升沿 0 计
13、数90 1 下降沿 0 不变0 0 不变0 下降沿 锁存0 1 锁存1 0 Q1=Q2=Q3=Q4=0表 2-4-1 CD4553 功能表对于译码电路我们选用 CD4511 芯片作为电路的译码器。译码器的功能就是把计数器 CD4553 输出的计数结果（BCD 码）转换成七段字型码以驱动数码管，实现数字或符号的显示。CD4511 是常用的（BCD 码）七段显示译码器，它本身由译码器有输出缓冲器组成，具有锁存、译码、和驱动等功能， 。其输出的最大电流可达25mA，可直接驱动共阴极 LED 数码管。鉴于此本课程设计我们采用 CD4511作为译码器。CD4511 有四个输入端 A,B,C,D 和七个输出端 ag，它还具有输入 BCD 码锁存，灯测试和熄灭显示控制功能，它们分别由锁存端 LE、灯测试端/LE、熄灭控制端/BI 来控制。CD4511 的引脚排列图如图 2-4-3 所示，其真值表如下表 2-4-2 表所示。由表 2-4=2 可见，当锁存允许端 LE=“0”时，锁存器直通，译码器输出端ag 随输入端 AD 端变化而变化，当 LE=“1”时锁存器锁
