《组合逻辑电路分析与设计》由会员分享，可在线阅读，更多相关《组合逻辑电路分析与设计（30页珍藏版）》请在金锄头文库上搜索。
1、1第三章 组合逻辑电路分析与设计教学目的1、掌握常用组合逻辑电路的功能及分析方法；2、学会一般的组合逻辑电路的 设计方法（用 SSI 和 MSI 器件）；3、培养查阅手册合理选用大、中、小规模数字集成电路组件的能力。教学重点、 常用组合逻辑电路的功能；、 组合电路的分析方法；、 组合电路的设计方法。教学难点用 SSI 和 MSI 器件设计组合 逻辑电路的方法。教学方法1、分析与设计是逆过程，所以重点讲分析方法，设计方法自然引入。2、讲解中注意阐明分析、设计思想。3、需要通过一定量的例题说明方法，最后归纳总结。教学内容第一节组合逻辑电路分析方法一、组合逻辑电路的特点：组合逻辑电路：在任何时刻的输
2、出状态只取决于这一时刻的输入状态，而与电路的原来状态无关的电路。生活中组合电路的实例（电子密码锁，银行取款机等）电路结构：由逻辑门电路组成，没有记忆单元，没有从输出反馈到输入的回路。电路特点：从逻辑功能上看，在任何时刻，电路的输出状态仅仅取决于该时刻的输入状态，而与电路的前一时刻的状态无关。说明：本节讨论的是 SSI 电路的分析和设计方法。二、组合逻辑电路的分析方法提问：（1）描述组合逻辑电路逻辑功能的方法主要有？（逻辑表达式、真值表、卡诺图和逻辑图等。）（2）各种表示法之间的相互转换？组合逻辑电路的分析与设计相当于是各种表示法之间的相互转换。1. 基本分析方法分析：给定逻辑电路逻辑功能。步骤
3、：给定逻辑电路输出逻辑函数式一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。必要时，可进行化简，求出最简输出逻辑函数式。列真值表将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表。分析逻辑功能通常通过分析真值表的特点来说明电路的逻辑功能。2.分析举例2例 3-1 分析图 3-1 所示逻辑电路的功能。图 3-1解：分析步骤（1） 输出逻辑函数表达式（逐级写，并且变成便于写真值表的形式）23123YABCACBAgg（2） 列真值表。将 A、B、C 各种取值组合代入式中，可列出
4、真值表,如表 3-1。表 3-1（3）逻辑功能分析。由真值表可看出：在输入 A、 B、C 三个变量中，有 2 个或 2 个以上的 1 时，输出 Y 为 1，否则 Y 为 0，因此，图 3-1 所示电路为多数表决电路。例 3-2分析图 3-2 所示电路的逻辑功能，并指出该电路设计是否合理。图 3-23解：分析步骤（l）输出逻辑函数表达式12312YABABABg（2）真值表。如表 3-2。表 3-2（3）逻辑功能分析。由上表可看出，图 3-2 所示电路的 A、B 两个输入中两个相异时，输出 Y 为 1，否则 Y 为 0。因此，图 3-2 所示电路为异或功能电路。归纳总结：1 各步骤间不一定每步都
5、要，如：例 3-2 的真值表可省略，由表达式直接概述功能，不一定列真值表。2 不是每个电路均可用简炼的文字来描述其功能。 如 Y=AB+CD三、组合逻辑电路的设计方法1.基本设计方法设计：设计要求逻辑图。步骤（与分析相反）:1）分析设计要求列真值表根据题意设输入变量和输出函数并逻辑赋值，确定它们相互间的关系，然后将输入变量以自然二进制数顺序的各种取值组合排列，列出真值表。2）根据真值表写出输出逻辑函数表达式3）对输出逻辑函数进行化简代数法或卡诺图法4）根据最简输出逻辑函数式画逻辑图。最简与-或表达式、与非表达式、或非表达式、与或非表达式、其它表达式2.设计举例1）单输出组合逻辑电路的设计例 3
6、-3 设计一个 A、B、C 三人表决电路。当表决某个提案时，多数人同意，提案通过，同时 A 具有否决权。用与非门实现。解：设计步骤（1） 真值表，如表 3-3。设 A、B、C 三个人，表决同意用 1 表示，不同意时用 0 表示；4Y 为表决结果，提案通过用 1 表示，通不过用 0 表示，同时还应考虑 A 具有否决权。表 3-3（2）将输出逻辑函数化间后，变换为与非表达式。用卡诺图进行化简，得 YACB变换为与非表达式 g（3）画逻辑图，如图 3-3 所示图 3-32）多输出组合逻辑电路的设计例 3-4 设计一个将余 3 码变换为 8421BCD 码的组合逻辑电路。解：设计步骤（1） 真值表，表
7、 3-4；（2） 输入：余 3 码，用 A3 、A 2 、A 1 和 A0 表示，（3） 余 3 码有六个状态不用，不会出现，作任意项处理。将余 3 码变换为 8421BCD 码的真值表()卡诺图化简。应画四张卡诺图分别求出 Y3 、Y 2 、Y 1 和 Y0 的最简输出逻辑函数。由卡诺图可写出 Y0、Y 1 、Y 2 和 Y3 的最简逻辑函数5表 3-4(5)画逻辑图。用与非门实现，如图 3-4 所示。图 3-4第二节 常用组合集成电路一、 加法器1.半加器1）只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。如在第 i 位的两个加数 Ai 和 Bi 相加，它除产生
8、本位和数 Si 之外，还有一个向高位的进位数 。因此，输入信号：加数 Ai，被加数 Bi输出信号：本位和 Si，向高位的进位 Ci 2）真值表，表 3-5；根据二进制加法原则（逢二进一），得以下真值表。6表 3-53）输出逻辑函数式为4）逻辑电路：由一个异或门和一个与门组成。如图 3-5（a）所示。5）逻辑符号：如图 3-5（b）所示。图 3-5（a ） 图 3-5（b）2.全加器1）不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。如在第 i 位二进制数相加时，被加数、加数和来自低位的进位数分别为 Ai 、B i 、C i-1 ，输出本位和及向相邻高位的进位数
9、为 Si、C i。因此，输入信号：加数 Ai 、被加数 Bi 、来自低位的进位 Ci-1 输出信号：本位和 Si，向高位的进位 Ci 2）真值表，如表 3-6。表 3-673）S i 和 Ci 的卡诺图，如图 3-6（a）和图 3-6（b）所示。 图 3-64）逻辑函数表达式采用圈 0 的方法化简，这时求得的反函数（与或式）为可求得 Si 和 Ci 的输出逻辑函数表达式（与或非式）为5）逻辑图，如图 3-7（a）所示。6）逻辑符号：如图 3-7（b）所示。图 3-7 全加器及其逻辑符号(a)逻辑图（b）逻辑符号3.多位加法器1）含义：实现多位加法运算的电路，称为加法器。82）进位方法： 串行进
10、位图 3-8 所示为由 4 个全加器组成的 4 位串行进位的加法器。图 3-8 四位串行加法器低位全加器输出的进位信号依次加到相邻高位全加器的进位输入端 CI。最低位的进位输入端 CI 接地。显然，每一位的相加结果必须等到低一位的进位信号产生后才能建立起来。主要缺点：运算速度比较慢。优点：电路比较简单。 超前进位加法器主要优点：运算速度较高。二、编码器编码：用代码表示特定对象的过程。例：商品条形码、键盘编码器。编码器：实现编码的逻辑电路。二进制编码原则：用 n 位二进制代码可以表示 个信号则，对 N 个信号编码时，应由 来确定编码位数 n。提问：101 键盘编码需要几位二进制代码？1. 二进制
11、编码器1）二进制编码器：用 n 位二进制代码对 个信号进行编码的电路。2）电路图：所图 3-9 所示为 3 位二进制编码器。输入：I 0I 7 为 8 个需要编码的信号输出：Y 2、Y 1、Y 0 为三位二进制代码由于该编码器有 8 个输入端，3 个输出端，故称 8 线一 3 线编码器。9图 3-93）输出逻辑函数提问：为什么 I0 未画在图中，且未出现在表达式中？或者：一般编码器输入的编码信号为什么是相互排斥的？编码器在任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请求编码，否则输出编码会发生混乱。这就是说，I 0 、I 1 I7 这 8 个编码信号是相互排斥的。在
12、 I1I 7 为 0 时，输出就是 I0 的编码，故 I0 未画。4）真值表，如表 3-7。表 3-75）分析输入信号为高电平有效（有效：表示有编码请求）10输出代码编为原码（对应自然二进制数）2、二一十进制编码器提问：为什么要用二一十进制编码器？人们习惯用十进制，而数字电路只识别二进制，则需要相互转换。例如：键盘编码器1）二一十进制编码器：将 09 十个十进制数转换为二进制代码的电路。2）逻辑电路图，图 3-10。需要编码的 10 个输入信号：I 0I 9 输出 4 位二进制代码：Y 3、Y 2、Y 1、Y 0图 3-103）输出逻辑函数4）真值表，表 3-8。表 3-83.优先编码器11提
13、问：若多个信号同时有效，以上编码器能否正常工作？如何克服？1）优先编码器：允许同时输入数个编码信号，而电路只对其中优先级别最高的信号进行编码。优先级别高的编码器信号排斥级别低的。优先权的顺序完全是根据实际需要来确定的。2)MSI 器件：二十进制优先编码器 CT74LS147，又称为 10 线4 线优先编码器真值表，表 3-9。表 3-9逻辑功能分析根据 CT74LS147 的真值表（编码表）说明其逻辑功能：数码输出端： 为 8421BCD 码的反码。 编码信号输入端：输入低电平 0 有效，这时表示有编码请求输入高电平 1 无效，表示无编码请求优先级别： 最高， 次之，其余依次类推， 的级别最低
14、。当 =0 时，其余输入信号不论是 0 还是 1 都不起作用，电路只对 进行编码，输出=0110，为反码，其原码为 1001。其余类推。没有低电平 0 输入 ，这是因为当 都为高电平 1 时，输出 1111，其原码为 0000，相当于输入 。因此，在逻辑功能示意图中没有输入端 。三、译码器课堂讨论：日常生活中什么地方用到了译码器？译码是编码的逆过程。译码：将表示特定意义信息的二进制代码翻译出来。12译码器：实现译码功能的电路。二进制译码原则：用 n 位二进制代码可以表示 个信号则，对 n 位代码译码时，应由 来确定译码信号位数 N。提问：8 位电话号码能供多少用户使用？（电话号码为十进制）1.
15、 二进制译码器1）二进制译码器：将输入二进制代码译成相应输出信号的电路。2）MSI 译码器 CT74LS138由于它有 3 个输入端、8 个输出端，因此，又称 3 线一 8 线译码器。逻辑图，如图 3-11。如图 3-11输入端：A 2 、A 1 、A 0 ，为二进制代码；出端： ，低电平有效；使能端：ST A（高电平有效）、 （低电平有效）和 （低电平有效），且。真值表，表 3-10。表 3-1013现代教学方法与手段：用 Multisim 演示 MSI 器件 74LS138 的功能。（5 分钟）逻辑功能： 当 STA0，或 + =1 时，EN0，译码器禁止译码，输出 都为高电平1。当 ST
16、A1 且 + =0 时，EN 1，译码器工作，输出低电平 0 有效。这时，译码器输出 由输入二进制代码决定输出逻辑函数式为全译码器：二进制译码器的输出将输入二进制代码的各种状态都译出来了。因此，二进制译码器又称全译码器，它的输出提供了输入变量的全部最小项。功能扩展：用两片 CT74LS138 组成 4 线一 16 线译码器。（利用使能端）14CT74LS138（1 ）为低位片， CT74LS138（2）为高位片。并将高位片的 STA和低位片的相连作 A3，同时将低位片的 和高位片 、 相连作使能端 E，便组成了4 线一 16 线译码器，如图 3-12。工作情况如下。当 E1 时，两个译码器都不工作，输出 都为高电平 1。当 E0 时，译码器工作。 当 A30 时，低位片 CT74LS1
