计算机组成原理实验__实验报告

上传人:第*** 文档编号:32770147 上传时间:2018-02-12 格式:DOC 页数:9 大小:394.50KB
返回 下载 相关 举报
计算机组成原理实验__实验报告_第1页
第1页 / 共9页
计算机组成原理实验__实验报告_第2页
第2页 / 共9页
计算机组成原理实验__实验报告_第3页
第3页 / 共9页
计算机组成原理实验__实验报告_第4页
第4页 / 共9页
计算机组成原理实验__实验报告_第5页
第5页 / 共9页
点击查看更多>>
资源描述

《计算机组成原理实验__实验报告》由会员分享,可在线阅读,更多相关《计算机组成原理实验__实验报告(9页珍藏版)》请在金锄头文库上搜索。

1、 计算机组成原理学生实验报告学 院:基 础 学 院 专 业:信息管理 年 级: 2012 学 号: 学 生 姓 名: 同组学生姓名: 实验课程名称:计 算 机 组 成 原 理 实 验 名 称:系统总线和具有基本输入输出功能的总线接口实验 指 导 教 师: 实 验 时 间: 2014.5.9 实 验 地 点: 10 栋 218 Comment ZWH1: 主要说明本实验要达到的目的和具体的要求(实验将实现的功能)Comment a2: 描述本实验的基本原理12014年 5月 9日一、 实验目的与要求1.理解总线的概念及其特征。2.掌握控制总线的功能和应用。二、 实验设备PC机一台,TD-CMA

2、实验系统一套。三、 实验原理由于存储器和输入、输出设备最终是要挂接到外部总线上,所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台中,外部总线分为数据总线、地址总线和控制总线,分别为外设提供上述信号。外部总线和 CPU 内总线之间通过三态门连接,同时实现了内外总线的分离和对于数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。由地址总线的高位进行译码,系统的 I/O 地址译码原理如图 4-1(在地址总线单元) 。由于使用 A6、A7 进行译码,I/O 地址空间被分为四个区,如表 4-1 所示2为了实现对于 MEM 和外设的读写操作,还需要一个读写控制逻辑,使得 CPU

3、能控制 MEM 和 I/O 设备的读写,实验中的读写控制逻辑如图 4-2 所示,由于 T3 的参与,可以保证写脉宽与 T3 一致,T3 由时序单元的 TS3 给出(时序单元的介绍见附录 2) 。IOM 用来选择是对 I/O 设备还是对 MEM 进行读写操作,IOM=1 时对 I/O 设备进行读写操作,IOM=0 时对 MEM 进行读写操作。RD=1 时为读,WR=1 时为写。Comment ZWH3: 给出实验过程中的详细步骤,其中实验接线请列出本实验所接的所有线 3四、 实验步骤1读写控制逻辑设计实验。(1)按照图 4-4 实验接线图进行连线。首 先 将 时 序 与 操 作 台 单 元 的

4、开 关 KK1、KK3置 为 运 行 档 , 开关 KK2置为 单 拍 档 , 按动 CON单元的总清按钮 CLR,并执行下述操作。对 MEM进行读操作(WR=0,RD=1,IOM=0) ,此时 E0灭,表示存储器读功能信号有效。对 MEM进 行 写 操 作 ( WR=1,RD=0,IOM=0) ,连续按动开关 ST, 观 察 扩 展 单 元 数 据 指示灯,指示灯显示为 T3时刻时, E1灭 , 表 示 存 储 器 写功 能 信 号 有 效 。对 I/O进 行 读 操 作 ( WR=0,RD=1,IOM=1) ,此时 E2灭,表示 I/O读功 能 信 号 有 效 。对 I/O进 行 写 操

5、作 ( WR=1,RD=0,IOM=1) ,连 续 按 动 开 关 ST, 观 察 扩展 单 元 数 据 指 示 灯 , 指 示 灯 显 示 为 T3时刻时,E3灭,表示 I/O写功能信Comment ZWH4: 给出本实验得到的有关结果和结论,并对有关实验现象进行讨论4号有效。2基本输入输出功能的总线接口实验。五 、 实验结果与讨论(1) 根 据 挂 在 总 线 上 的 几 个 基 本 部 件 , 设 计 一 个 简 单 的 流 程 :输 入 设 备 将 一 个 数 打 入 R0寄存器。输入设备将另一个数打入地址寄存器。将 R0寄存器中的数写入到当前地址的存储器中。将当前地址的存储器中的数用

6、 LED数码管显示。(2) 按 照 图 4-5实验接线图进行连线。(3) 具 体 操 作 步 骤 图 示 如 下 :进 入 软 件 界 面 , 选 择 菜 单 命 令 “ 【 实 验 】 【 简 单 模 型 机 】 ”,打开简单模型机实验数据通路图。将时序与操作台单元的开关 KK1、KK3置为运行档,开关 K K2 置为单拍档,CON 单 元 所 有 开 关 置 0( 由 于 总 线 有 总 线 竞 争 报 警功 能 , 在 操 作 中 应 当 先 关 闭 应 关 闭 的 输 出 开 关 , 再打 开 应 打 开 的输 出 开 关 , 否 则 可 能 由 于 总 线 竞 争 导 致 实 验 出

7、 错 ),按动 CON单 元 的 总清 按 钮 CLR, 然 后 通 过 运 行 程 序,在数据通路图中观测程序的执行过程。输入设备将11H 打入 R0 寄存器。将 IN 单元置00010001,K7 置为1,关闭 R0 寄存器的输出;K6 置为1,打开 R0 寄存器的输入; WR、RD、 IOM 分别置为 0、1、1,5对 IN 单元进行读操作;LDAR 置为0,不将数据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭(运行一个机器周期) ,观察图形界面,在 T4 时刻完成对寄存器 R0 的写入操作。将 R0中的数据11H 打入存储器01H 元。将 IN 单元置000000

8、01(或其他数值) 。K7 置为1,关闭 R0 寄存器的输出;K6 置为0,关闭 R0 寄存器的输入;WR、RD、IOM 分别置为0、1、1,对 IN 单元进行读操作;LDAR 置为 1,将数据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭,观察图形界面,在 T3 时刻完成对地址寄存器的写入操作。先将 WR、RD、IOM 分别置为 1、0、0,对存储器进行写操作;再把 K7 置为 0,打开 R0 寄存器的输出; K6 置为0,关闭 R0 寄存器的输入;LDAR 置为0,不将数据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭,观察图形界面,在T3 时刻完成

9、对存储器的写入操作。将当前地址的存储器中的数写入到 R0 寄存器中。将 IN 单元置00000001(或其他数值) ,K7 置为1。关闭 R0寄存器的输出;K6置为0,关闭 R0 寄存器的输入;WR、RD、IOM 分别置为0、1、1,对 IN 单元进行读操作;LDAR 置为1,将数据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭,观察图形界面,在 T3 时刻完成对地址寄存器的写入操作。将 K7置为1,关闭 R0 寄存器的输出;K6 置为1,打开 R0 寄存6器的输入;WR、RD、 IOM 分别置为0、1、0,对存储器进行读操作;LDAR 置为0,不将数据总线的数打入地址寄存

10、器。连续四次点击图形界面上的“单节拍运行”按扭,观察图形界面,在 T3 时刻完成对寄存器 R0 的写入操作。将 R0 寄存器中的数用 LED 数码管显示。先将 WR、RD、IOM 分别置为1、0、1,对 OUT 单元进行写操作;再将 K7 置为0,打开 R0 寄存器的输出;K6 置为0,关闭 R0 寄存器的输入;LDAR 置为 0,不将数据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭,观察图形界面,在 T3时刻完成对 OUT 单元的写入操作。实验结果图如下:7(4)实验总结:1、存储器和输入、输出设备最终是要挂接到外部总线上,因此需要外部总线提供数据信号、地址信号以及控制

11、信号。2、外部总线和 CPU 内总线之间通过三态门连接,同时实现了内外总线的分离和对于数据流向的控制。而地址总线可以为外部设备提供地址信号和片选信号。3.为了实现对于 MEM 和外设的读写操作,还需要一个读写控制逻辑,使得 CPU 能控 MEM 和 I/O 设备的读写4.WR=0,RD=1,IOM=0时 E0 灭,表示存储器读功能信号有效。WR=1,RD=0,IOM=0)连续按动开关 ST,当指示灯显示为 T3时刻时,E1 灭,表示存储器写功能信号有效。WR=0,RD=1,IOM=1时,E2灭,表示 I/O 读功能信号有效。WR=1,RD=0,IOM=1)时,观察扩展单元数据指示8灯,指示灯显示为 T3时刻时,E3灭,表示 I/O 写功能信号有效。5.在接线时为了方便,可将管脚接到 CON 单元闲置的开关上,若开关打到1,等效于接到 VCC;若开关打到0,等效于接到 GND。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 建筑/环境 > 工程造价

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号