《毕业论文-基于FPGA交通灯的设计》由会员分享，可在线阅读，更多相关《毕业论文-基于FPGA交通灯的设计（34页珍藏版）》请在金锄头文库上搜索。
1、保密类别 编 号 武汉大学珞珈学院毕 业 论 文基于 FPGA 的交通灯设计系 别 电子信息科学系 专 业 电子信息工程 年 级 2008 级电信二班 学 号 姓 名 指导教师 武汉大学珞珈学院2011 年 5 月 10 日II摘 要本设计是针对交通信号灯的设计问题，基于 FPGA 设计的交通灯控制系统具有电路简单、可靠性强、运算速度高等特点。FPGA 是一种用户可以根据自己的需求而自行构造逻辑功能的数字集成电路，其种类有很多，内部结构不同，但共同的特点是体积小和使用方便。采用 Verilog HDL 语言自顶向下的设计方法设计交通灯，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好
2、地可读性、易理解和可移植性等优点。并通过 Quartus II 软件进行编译、仿真和管脚分配等。将程序下载到FPGA 芯片进行逻辑验证、实现软件和硬件的完全链接，达到了对交通灯的自动安全控制的目的。关键词：Verilog 交通灯 硬件描述语言 FPGA IIIDesign of traffic light based on FPGAABSTRACTThis design is for Traffic signal lamp design problems，Design of traffic lights control system based on FPGA has the advantag
3、es of simple circuit, high reliability, high operation speed. FPGA is a kind of user can according to their own needs and to construct the logic function of digital integrated circuits. It has many kinds, internal structure of different, but the common characteristic is the volume is small and easy
4、to use. Using Verilog HDL language the top-down design method design of traffic lights, the realization of normal operation of the road traffic, prominent as a hardware description language, easy to understand good readability and portability advantages . And through the Quartus II software compiler
5、, simulation and pin assignment . The program is downloaded to FPGA chip logic verification, software and hardware of the full link. As the traffic light automatic safety control purposes.Keywords: Verilog Traffic lights Hardware description language Field programmable gate arrayIV目 录摘 要 .IIABSTRACT
6、.III第 1 章 引言 .31.1 课题研究的背景和意义 .31.1.1 课题研究的背景 .31.1.2 课题研究的意义 .31.2 本课题的研究内容 .3第 2 章 FPGA 及 Verilog HDL 的相关简介 .32.1 FPGA 简介 .32.1.1 FPGA 的基本结构 .32.1.2 FPGA 的编程技术 .32.1.3 FPGA 的优点 .32.1.4 FPGA 技术的发展趋势 .32.2 Verilog HDL 语言简介 .32.2.1 什么是 Verilog HDL .32.2.2 Verilog HDL 的特点 .32.2.3 Verilog HDL 程序基本结构 .32.2.4 Verilog HDL 的设计流程 .3第 3 章 FPGA 交通灯设计 .33.1 系统设计 .33.1.1 设计要求 .33.1.2 设计方法 .3V3.1.3 系统设计框图 .33.2 模块设计 .33.2.1 分频模块 .33.2.2 控制模块及计数模块 .33.2.3 译码模块 .33.2.4 译码显示模块 .33.2.5 顶层模块 .3第 4 章 硬件单元电路设计 .
