应用于无线通讯中的12位连续时间Sigma-Delta ADC设计(学位论文-工学)

上传人:飞*** 文档编号:3104655 上传时间:2017-07-30 格式:DOCX 页数:73 大小:2.84MB
返回 下载 相关 举报
应用于无线通讯中的12位连续时间Sigma-Delta ADC设计(学位论文-工学)_第1页
第1页 / 共73页
应用于无线通讯中的12位连续时间Sigma-Delta ADC设计(学位论文-工学)_第2页
第2页 / 共73页
应用于无线通讯中的12位连续时间Sigma-Delta ADC设计(学位论文-工学)_第3页
第3页 / 共73页
应用于无线通讯中的12位连续时间Sigma-Delta ADC设计(学位论文-工学)_第4页
第4页 / 共73页
应用于无线通讯中的12位连续时间Sigma-Delta ADC设计(学位论文-工学)_第5页
第5页 / 共73页
点击查看更多>>
资源描述

《应用于无线通讯中的12位连续时间Sigma-Delta ADC设计(学位论文-工学)》由会员分享,可在线阅读,更多相关《应用于无线通讯中的12位连续时间Sigma-Delta ADC设计(学位论文-工学)(73页珍藏版)》请在金锄头文库上搜索。

1、硕 士 学 位 论 文应 用 于 无 线 通 讯 中 的 12 位 连 续 时 间 Sigma-Delta ADC 设 计DESIGN OF 12 BITS CONTINUOUS TIMESIGMA-DELTA ADC USING IN WIRELESSCOMMUNICATION胡 强哈 尔 滨 工 业 大 学2009 年 6 月国 内 图 书 分 类 号 : TN47 学 校 代 码 : 10213国 际 图 书 分 类 号 : 621.3.049.774 密 级 : 公 开工 学 硕 士 学 位 论 文应 用 于 无 线 通 讯 中 的 12 位 连 续 时 间Sigma-Delta AD

2、C 设 计硕 士 研 究 生 : 胡 强导 师 : 来 逢 昌 副 教 授申 请 学 位 : 工 学 硕 士学 科 : 微 电 子 学 与 固 体 电 子 学所 在 单 位 : 航 天 学 院答 辩 日 期 : 2009 年 6 月授 予 学 位 单 位 : 哈 尔 滨 工 业 大 学Classified Index: TN47U.D.C.: 621.3.049.774Dissertation for the Masters Degree of EngineeringDESIGN OF 12 BITS CONTINUOUS TIME SIGMA-DELTA ADC USING IN WIREL

3、ESSCOMMUNICATIONCandidate: Qiang HuSupervisor: Prof. Fengchang LaiAcademic Degree Applied for: Master of EngineeringSpeciality: Microelectronics and Solid-StateElectronicsAffiliation: School of AstronauticsDate of Defence: June, 2009Degree-Conferring-Institution: Harbin Institute of Technology哈 尔 滨

4、工 业 大 学 工 学 硕 士 学 位 论 文摘 要随 着 无 线 通 讯 技 术 的 发 展 , 人 们 将 更 多 的 注 意 力 转 向 连 续 时 间 Sigma-Delta 模 数 转 换 器 。 连 续 时 间 结 构 的 Sigma-Delta 调 制 器 相 对 于 离 散 时 间 结 构的 Sigma-Delta 调 制 器 , 具 有 结 构 精 简 , 尺 寸 小 , 功 耗 低 , 速 度 高 , 带 宽 宽等 特 性 , 特 别 适 合 应 用 于 通 讯 系 统 , 是 目 前 国 内 外 模 数 转 换 器 的 研 究 热 点 之一 。 本 文 基 于 chart

5、0.35m CMOS 工 艺 设 计 了 一 个 应 用 于 无 线 通 讯 系 统 中 的12 位 低 通 连 续 时 间 Sigma-Delta ADC, 带 宽 1.92MHz。连 续 时 间 Sigma-Delta ADC 共 分 为 两 部 分 , 调 制 器 和 数 字 滤 波 器 。 本 文中 调 制 器 采 用 了 单 环 三 阶 连 续 时 间 结 构 , 根 据 系 统 信 噪 比 和 功 耗 考 虑 , 过 采样 率 选 为 16, 这 样 在 达 到 系 统 信 噪 比 前 提 下 , 功 耗 较 低 , 同 时 过 采 样 率 选 为2 的 指 数 幂 , 也 可 以

6、 降 低 数 字 滤 波 器 设 计 难 度 。 在 调 制 器 电 路 实 现 方 面 , 本文 设 计 了 一 种 高 增 益 低 噪 声 两 级 运 算 放 大 器 , 有 效 减 小 了 运 算 放 大 器 非 理 想性 对 积 分 器 的 影 响 。 为 了 减 小 反 馈 DAC 对 系 统 的 影 响 , 本 文 特 别 设 计 了 一种 采 用 模 拟 校 正 与 数 字 加 权 平 均 混 合 优 化 方 法 的 反 馈 DAC, 有 效 地 提 高 了 系统 信 噪 比 。 同 时 本 文 还 设 计 了 一 种 预 放 大 锁 存 的 比 较 器 构 成 Flash AD

7、C 型 量化 器 , 在 保 持 较 大 频 率 的 同 时 , 减 小 系 统 功 耗 。 本 文 中 的 数 字 滤 波 器 采 用 了三 级 级 联 的 方 式 , 减 小 数 字 滤 波 器 硬 件 消 耗 。 降 频 滤 波 器 采 用 了 积 分 梳 状 级联 (CIC)滤 波 器 、 半 带 滤 波 器 和 补 偿 滤 波 器 级 联 实 现 。 最 后 对 滤 波 器 进 行 了 行为 级 仿 真 , 仿 真 表 明 , 降 频 滤 波 器 能 达 到 78dB 信 噪 比 和 1.92MHz 带 宽 要求 。关 键 词 : 模 数 转 换 器 ; 降 频 滤 波 器 ; 连

8、续 时 间 Sigma-Delta 调 制 器 ; 反 馈DACI哈 尔 滨 工 业 大 学 工 学 硕 士 学 位 论 文AbstractWith the development of the wireless communication, people pay more andmore attention to the continuous Sigma-Delta analog to digital conversion.Compared with the discrete time Sigma-Delta modulator, the continuous timeSigma-Delta

9、 modulator has the character of simple structure, small size, lowpower dissipation, wide bandwidth. It is very suit for the communication systemand it is very popular in the research of analog to digital conversion. This paperpresented a 12 bit continuous time Sigma-Delta analog to digital conversio

10、n forwireless communication bashed on chart 0.35m CMOS process, and the ADCsbandwidth is 1.92MHz.The continuous time Sigma-Delta ADC is consist of modulator and decimation.The continuous time modulator in this paper was adopted single loop third orderstructure. The over sampling ratio (OSR) was choo

11、se 16 because of the signal andnoise ratio (SNR) and power dissipation. And it choose the OSR 16 can ease thedifficulty of design of the decimation. In the schematic of modulator, this papergives a high gain and low noise two-stage Opamps. The high gain and low noiseOpamps can alleviate the nonideal

12、 of integrator. This paper presented a feedbackDAC which was adopted analog error cancellation and digital weigh average,specially. The feedback DAC improved SNR of the modulator. And this paperpresented a Flash ADC composed of pre-amplify and latch comparator. The FlashADC can work in high clock fr

13、equency with low power dissipation. Thedecimation in this paper was adopted the three order cascade structure forreducing the power dissipation of the decimation. Based the theory of decimation,the decimation was implemented by cascaded of CIC filter, half band filter andcompensate filter. Lastly, s

14、imulation of decimation showed that it can achieve78dB SNR and 1.92MHz bandwidth.Keywords: ADC; Decimation; Continuous time Sigma-Delta modulator;Feedback DAC;II哈 尔 滨 工 业 大 学 工 学 硕 士 学 位 论 文目 录摘 要 . IAbstract . II第 1 章 绪 论 . 11.1 课 题 背 景 . 11.2 研 究 现 状 与 进 展 . 31.3 课 题 的 来 源 及 研 究 内 容 . 41.4 论 文 的 组 织 结 构 . 4第 2

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 毕业论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号