《同步十进制计数器》由会员分享，可在线阅读，更多相关《同步十进制计数器（9页珍藏版）》请在金锄头文库上搜索。
1、1同步十进制加法计数器一 实验目的（1 ） 学会 Pspice 软件的使用，会用 Pspice 软件对电路进行仿真。（2 ） 掌握时序电路的设计方法。（3 ） 提高分析、动手解决实际问题的能力。二 实验环境（1 ） 软件环境：WindowsXP 操作系统，Pspice 软件。（2 ） 硬件环境：Pentium 以上的计算机。（3 ） JK 触发器 4 片、双输入单输出与门芯片 4 片、三输入单输出芯片 1 片、时钟信号源 2 个、高电平信号 1 个。三 实验原理同步时序电路的设计过程可由图 1-1 描述。首先将实际逻辑问题进行抽象确定输入、输出变量及电路的状态数，对变量逻辑赋值，对状态编号，从
2、而得到一个反应时序问题的状态装换图。去掉重复状态（若有重复的话） ，且对状态编码，则得到状态转换图的最简形式。对图化简得到电路的状态方程与输出方程，选定触发器类型后，则有状态方程求出驱动方程。最后根据驱动与输出方程画出逻辑原理图、实验电路图。根据实验电路图连线、调试并验证电路功能。检查电路能否自启动，若不能则应修改设计或预置初值解决。确定触发器类型 检查自启动图 1-1 时序电路的设计过程四 实验内容与步骤1、 根据时间问题当数字每满十置零一次，根据 BCD 码原则需要用四位二进制来表示，因此，需要选择 4 个触发器，其状态表如表 1-2 所表示：时序逻辑问题状态转换图最简状态转换图电 路方
3、程实验电路图2Q3n Q2n Q1n Q0n+1 Q3n+1 Q2n+1 Q1n+1 Q0n+1 C0 0 0 0 0 0 0 1 00 0 0 1 0 0 1 0 00 0 1 0 0 0 1 1 00 0 1 1 0 1 0 0 00 1 0 0 0 1 0 1 00 1 0 1 0 1 1 0 00 1 1 0 0 1 1 1 00 1 1 1 1 0 0 0 01 0 0 0 1 0 0 1 01 0 0 1 1 0 1 0 11 0 1 0 1 0 1 1 01 0 1 1 1 1 0 0 11 1 0 0 1 1 0 1 01 1 0 1 1 1 1 0 11 1 1 0 1 1
4、1 1 01 1 1 1 0 0 0 0 1表 1-2 同步十进制加法器状态表2、 根据状态表画出的该计数器的状态图如下：1 0 0 0 0 1 0C0 1 排列： 0 10 0 0 0 0图 1-3 同步十进制计数器状态图3、确定状态方程：本实验中选择使用 JK 触发器，其特性方才为 Qn+1=J n+ Qn ,由于所设计电路为同K步时序电路，故其时钟方程为：CP0=CP1=CP2=CP3=CP由于电路的进位输出和次态 Q3n+1Q2n+1Q1n+1Q0n+1 唯一取决于电路的现态 Q3nQ2nQ1nQ0n的取值，故可以根据表 1-2 画出表示进位输出函数和次态函数的卡诺图，如图 1-4 所
5、示。由于计数器工作时不会出现 1010、1011、1100 、1101、1110 和 1111 这六个状态，所以可1111 0000 1010101101000011001000011110 1001 1000 0111 0110 0101 1101 1100Q3Q2Q1Q03以将 3n 2n 1n 0n、 3n 2n 1n 0n、 3nQ n 1n 0n、 3n 2n 1n 0n Q Q、 3n 2n 1n 0n 和 3n 2n 1n 0n 这六个最小项作为随意项处理，在卡诺图中用“”表示。图 1-4 同步十进制计数器的卡诺图由图 1-4（a）得输出方程为：C= 3n 0nQ由图 1-4（b
6、）（e）得状态方程为：0n+1= 0n1n+1= 3n 0n 1n+ 0n 1n2n+1= 1n 0n 2n+ 1n 0n 2nQQ43n+1= 2n 1n 0n 3n+ 0n 3nQQ变换状态方程的形式，使之含有 Qn 和 Qn 的项:0n+1=1 0n+ 0n1n+1= 3n 0n 1n+ 0n 1nQ2n+1= 1n 0n 2n+ 1n 0n 2n3n+1= 2n 1n 0n 3n+ 0n 3nQ将上述各式代入 JK 触发器的特性方程可得：J0=K0=1J1= 3n 0n K1= 0nQJ2= K2= 1n 0n J3= 2n 1n 0n K3= 0nQ3、 画逻辑图并仿真打开 Pspi
7、ce 软件建立项目工程，5图 1-5 逻辑图保存路径的设置图 1-6 创建项目6图 1-7 项目目录根据特性方程，所作的电路逻辑图如下：图 1-8 同步十进制逻辑图7设置仿真类型及元器件参数设置复位信号的参数图 1-9 复位信号参数设置8设置时域分析图 1-10 仿真类型设置1-11 仿真结果波形图5、对仿真结果的分析由仿真的波形图可以得到，Q 3Q2Q1Q0 从初始状态 0000 开始，经过 9 个有效的 CP 脉冲（下降沿）后，计数器返回到原来的状态，并且输出 C 为 1，在第 10 个 CP 下降沿到来后，在复位信号的作用下使得 Q3Q2Q1Q0 均为 0，同时输出 C 由 1 变为 0
8、，从而实现满 10 就清零一次的十进制功能。从图中还可以看出在高电平有效的状态下，时钟状态从 0000 开始，依次经过 0001、0010 、0011、0100、0101、0110、0111、1000、1001 共 10 个状态，当复位信号有高电平变为低电平时，输出无效不能在继续加 1，因此又返回到 0 状态，这样周而复始的进行交替，从而实现十进制的记数功能。96、检查自启动方法一：由图 1-3 所示的状态图可以看出，该计数器的有效状态为 00001001，共有十个，并且在有效状态内计数器是按照 8421 码进行加法计数的同步十进制加法计数器。由图所示的状态图还可以看出，10101111 这六
9、个状态为无效状态，并且从任意一个无效状态开始，都能回到有效状态，所以电路具有自启动能力。方法二：将无效状态 1010、1011、1100 、1101、1110 和 1111 分别代入方程就算。当 Q3nQ2nQ1nQ0n=1010 时，求得 C=0、Q 3n+1Q2n+1Q1n+1Q0n+1=1011。当 Q3nQ2nQ1nQ0n=1011 时，C=1、Q 3n+1Q2n+1Q1n+1Q0n+1=0100 可见电路从无效状态进入有效状态，能自启动。当Q3nQ2nQ1nQ0n=1100 时，C=0、Q 3n+1Q2n+1Q1n+1Q0n+1=1101。当 Q3nQ2nQ1nQ0n=1101 时，
10、C=1、Q 3n+1Q2n+1Q1n+1Q0n+1=0100 电路从无效状态进入有效状态，能自启动。当Q3nQ2nQ1nQ0n=1110 时，求得 C=0、Q 3n+1Q2n+1Q1n+1Q0n+1=1111。当 Q3nQ2nQ1nQ0n=1111 时，求得 C=1、Q 3n+1Q2n+1Q1n+1Q0n+1=0000 电路也可以从无效状态进入有效状态，能自启动。综上所述无论 Q3nQ2nQ1nQ0n 为 1010、1011、1100 、1101、1110 和 1111 中任何一个值时都可以自启动。五 实验结果总结时序电路又称为时序逻辑电路，是指在逻辑电路中，任何时刻电路的稳态输出，不仅与该时刻的输入信号有关，而其还电路原来的状态有关的逻辑电路。因此时序电路具有将存储电路状态的功能，通常由组合电路和存储电路两部分组成。存储电路通常以触发器为基础的基本单元电路构成，还可以由门电路加上适当的反馈方式构成，因此构建时序电路很方便。被广泛应用于各种应用与设计中。
