《数字电子技术试题及答案05》由会员分享，可在线阅读，更多相关《数字电子技术试题及答案05（4页珍藏版）》请在金锄头文库上搜索。
1、试卷五一、填空题（20 分）1数字信号只有 和 两种取值。2十进制 123 的二进制数是 ；八进制数是 ；十六进制数是 。3设同或门的输入信号为 A 和 B，输出函数为 F。若令 B=0，则 F= 若令 B=1，则 F= 4三态门的输出有 、 、 三种状态。5设 JK 触发器的起始状态 Q=1若令 J=1，K=0，则 。1nQ若令 J=1，K=1，则 。6BCD 七段翻译码器输入的是 位 码，输出有 个。7一个 N 进制计数器也可以称为 分频器。8有一个 6 位 D/A 转换器，设满度输出为 6.3V，输入数字量为 110111，则输出模拟电压为 。9设 ROM 容量为 256 字8 位，则它
2、应设置地址线 条，输出线 条。10用 256 字4 位 RAM，扩展容量为 1024 字8 位 RAM，则需要 片。二 、选择题（20 分）1 离散的，不连续的信号，称为（ ）A、模拟信号 B、数字信号2 组合逻辑电路通常由（ ）组合而成。A、门电路 B、触发器 C、计数器3 十六路数据选择器的地址输入（选择控制）端有（ ）个A、16 B、2 C、4 D、84 一位 8421BCD 码译码器的数据输入线与译码输出线的组合是（ ）A、4：6 B、1：10 C、4：10 D、2：45 能实现脉冲延时的电路是（ ）A、多谐振荡器 B、单稳态触发器 C、施密特触发器68 线3 线优先编码器的输入为 ，
3、当优先级别最高的 有效时，其70I7I输出 的值是（ ）012YA、111 B、010 C、000 D、1017JK 触发器在 CP 作用下，若状态必须发生翻转，则应使（ ）A、J=K=0 B、J=K=1 C、J=O，K=18有一个左移位寄存器，当预先置入 1011 后，其串行固定接 0，在 4 个移位脉冲 CP 作用下，四位数据的移位过程是（ ）A、10110110110010000000 B、1011 01010010000100009有一位二进制数码需要暂时存放起来，应选用（ ）A、触发器 B、2 选 1 数据选择器 C、全加器10EPROM 是指（ ）A、随机读写存储器 B、可编程逻辑
4、阵列可编程只读存储器 D、可擦除可编程只读存储器三 、判断题（10 分）1、n 个变量的逻辑函数，其全部最小项共有 n 个。 （ ） 2、与非门可以用作反相器。 （ ）3、寄存器是组合逻辑器件。 （ ）4、寄存器要存放 n 位二进制数码时，需要 个触发器。 （ ）n25、3 位二进制计数器可以构成模值为 的计数器。 （ ）136、十进制计数器最高位输出的周期是输入 CP 脉冲周期的 10 倍。 （ ）7、JK 触发器在 CP 作用下，若 J=K=1，其状态保持不变。 （ ）8、要对 16 个输入信号进行编码，至少需要 4 位二进制码。 （ ）9、组合逻辑电路 t 时刻状态和 t-1 时刻该电路
5、的状态有关。 （ ）10、一个容量为 2564 位的 RAM 有 4 条数据线。 （ ）四 、 化简逻辑函数（15 分）1 用代数法化简2 用卡诺图化简，写出与或式F（A、B、C、D）= m（0，1，4，7，8，19，13）+（2，5，8，12，15）五、用译码器实现函数 。 （15 分）(,)YABCABC六、分析下图所示的同步时序电路。要求：写出驱动方程；列出状态转换真值表；画出状态转换图及工作波形图。并描述电路的功能。 （20 分）+ 试卷五答案一、1、 0 ， 12、 1111011， 173， 7133、 A4、 0， 1， 高阻5、 1， 06、 4, 二进制, 77、 N8、 5
6、.5V9、 8, 810、 8二、1、B 2、A 3、C 4、 C 5、B 6、C 7、B 8、A 9、A 10、D三、1、 2、 3、 4、 5、 6、 7、 8、 9、10、四、1、 （过程略）CF2、 （过程略）BDA),(五、解：（1）根据逻辑函数选用译码器。由于函数 Y 中有A、B、C 三个变量，故选用 3 线-8 线译码器74LS138。其输出为低电平有效，故再选一个与非门。 （2）因为 74LS138 的输出表达式为：，i=07iiYm（3）写出逻辑函数的最小项表达式： 027027ABCm（4）将逻辑函数与 74LS138 的输出表达式进行比较，设 A= A2、B= A1、C=
7、 A 0，得：027027YY（5）所以，用一片 74LS138 再加一个与非门就可实现函数。其逻辑图如上图所示。六、（1） 驱动方程： 01,JKnn1010,JQnn201201,JQKA（2）状态方程n+1nn000Q ()CPnnnn11101010 ()JKCPAAn+nn2222 ()QQ（3）状态转换真值表、状态图、时序图CP n2Q1n0 n+12n+101 0 0 0 1 1 12 1 1 1 1 1 03 1 1 0 1 0 14 1 0 1 1 0 05 1 0 0 0 1 16 0 1 1 0 1 07 0 1 0 0 0 18 0 0 1 0 0 0（4）从状态图可知，随着 CP 脉冲的递增，触发器输出 Q2Q1Q0 值是递减的，且经过 8 个CP 脉冲完成一个循环过程。所以，此电路是一个同步 3 位二进制（或 1 位八进制）减法计数器。
