《高速视频信号的光纤传输系统设计》由会员分享，可在线阅读，更多相关《高速视频信号的光纤传输系统设计（11页珍藏版）》请在金锄头文库上搜索。
1、高速视频信号的光纤传输系统设计摘要：针对 1000 帧/秒高速摄影传输系统需实现数据输出速率 600MBps 的长距离传输难题,提出了采用 CIMT 编码方式的光纤数字化传输设计方案。整个系统主要包括数字信号的多路复用、解复用以及 PCI 数据传输卡三部分。详细阐述了系统的原理及硬软件实现方法,设计实现了两路高速视频数字化信号的 15 公里远距离传输和计算机实时显示。高帧频的视频信号不同于普通视频信号,如果采用模拟信号方式传输,它的模拟带宽达到了几十兆甚至一两百兆,这样很难实现远距离传输。而光纤传输容量大、质量高和不易受干扰等特点,在高速数字传输系统中得到了广泛应用。目前国内外针对普通视频信号
2、的光纤传输系统已相当多1,5,而对非标准的高帧频视频信号光纤传输系统少有报道,特别是两路或多路高帧频视频的单根光纤传输实现则未见报道。 在本文中需要实现两路 256256 像素每秒 1000 帧高速视频信号远距离传输。对于高帧频摄像机,由于它帧频很高,通常采用多路并行的信号输出方式降低数据率,最后通过复用合成为视频信号 2。为实现远距离传输,文中提出采用数字光纤的复用、解复用和计算机PCI 技术实现两路高帧频视频设备产生的 15MBps40 路数字信号的传输与视频信号的合成及计算机实时显示。 1 系统原理和结构 高速视频信号的光纤传输系统主要包括复用、光发射、光接收、解复用、控制电路和PCI
3、传输接口等部分。图 1 为系统光发射部分工作原理图。 从高速视频采集获得的 40 路 15MBps 的数据首先经过 XC9572 内的 2:1 复用,形成 20 路30MBps 的二级复用数据提供给 HDMP-1022,由其完成信道编码,转换成 600MBps 的 PECL 串行数据,驱动光发射模块,完成数据的光纤发射。图 2 为光接收部分原理图。 解复用芯片 HDMP-1024 从光纤接收模块接收到的 600MBpsPECL 数据中提取出 20 路的并行数据和 30MHz 的时钟信号,再由 XC9572 完成二级解复用,同时也为 FIFO 及 PLX9052 组成的 PCI 传输卡提供时序信
4、号,计算机通过 PCI 总线获得实时高速视频采集数据,并予以显示和处理。 2 硬件设计 系统的硬件设计主要包括光纤传输单元、PCI 传输单元和控制单元三部分。 2.1 数字光纤传输单元设计 数字光纤传输单元主要完成串并行数据的复用与解复用功能。设计中采取数据通信中的 CIMT(Conditional-Invert Master Transition)信道编码方式对数据进行编码。图 3 显示 CIMT 码的格式。 CIMT 码有三种帧形式:数据帧、控制帧和填充帧。数据帧和控制帧的格式如图 3(a)所示,可以发送任意需要传送的数据和控制信息,每一帧都以 C-Field(Coding Field)开
5、始,其后接着 D-Field(Data Field)。其中 D-Field 组成的数据位可以是十六位或二十位,本系统采用二十位数据;控制位(C-Field)由四位数据码组成,接收端可以此提取并锁定数据的类型与状态。填充帧是在发射端没有数据信号时以及发射端和接收端建立连接时产生。在三种帧的主瞬变点处是接收端恢复时钟信号的参考点。本系统中选用 Aglient 公司的 HDMP-1022和 HDMP-1024 作为 CIMT 码的复用与解复用主要芯片,HFCT-5208 作为光发射和光接收器来实现点对点的光纤传输设计。 在光发射端设计中采用 HDMP-1022 的 Double-Frame 模式实现
6、 40 路数据的传输,通过二级复用扩展其并行数据的容量为 40 路。数据在同一时钟控制下同时被复用成一路的高速信号,同时生成另一路按位取反的信号,最后通过其 CIMT 编码器输出推动光发射器。图 4 为以Double-Frame 方式复用发射的时序图。其中 CLOCK(15MHz)是单路数据采集时钟,FLAG 表示奇偶场,CAV 和 DAV 表示数据帧和控制帧的控制位,C0C39 表示输入的 40 路信号,D0D19是 CIMT 码的 D-Field 数据,STRBOUT(30MHz)为芯片锁相后的倍频时钟。 在光接收端部分光接收器将获得的光信号转变为高速电信号并发送给 HDMP-1024,由
7、它解复用后提取参考时钟信号 STRBOUT(30MHz)、数据信号 C0C39,以及其他的状态控制信号和数据时钟 RCLK(15MHz)。图 5 为 Double-Frame 光接收端时序图。 2.2 PCI 传输单元设计 为实现高速视频信号的实时记录,设计中利用了 PCI 总线技术,PCI 控制芯片采用PLX9052,它与 FIFO 相结合可以实现最高数据传输速率 120MBps 数字量输入。 PLX9052 符合 PCI2.1 规范,支持低成本从属适配器。内部包括一个 64 字节的写 FIFO 和一个 32 字节的读 FIFO,通过读写 FIFOs,可实现高性能的突发式数据传输;其局部总线
8、与 PCI总线的时钟相互独立,局部总线的时钟频率范围为 040MHz,PCI 的时钟频率范围为033MHz;可以通过串行 EEPROM 提供 PCI 总线和局部总线的部分重要配置信息。PLX9052 支持突发式内存映射传输和单周期的内存或 I/O 映射传输,利用 32 字节的直接从设备读 FIFO和 64 字节的直接从设备写 FIFO,映射在 PCI 内存和 I/O 空间中的地址由 PCI 基址寄存器设置。而且,局部映射寄存/b 器允许将 PCI 地址空间转换为局部地址空间。图 6 是 PLX9052与 FIFO 相互连接的电路图,FIFO 采用 IDT 公司的 IDT72205。 2.3 控
9、制单元设计 整个设计的时序控制单元均由 CPLD 完成,在光发射端主要提供 40 路信号的 2?押 1 复用、数据的锁存及系统工作的时序信号;在光接收端主要为解复用、FIFO 和 PLX9052 提供相应的时序逻辑。本设计选用 Xilinx 公司的 XC9572 作为控制单元的核心芯片,结合它的在线编程功能,完成整个系统的时序调试与设计。 结合 Verilog 语言与原理图(sch)方法,较好地实现了整个系统时序的设计。以下是 40路数字信号 8?押 1 复用 Verilog 语言设计代码。 Module parrelserial (Data, clock, EN, OutData); inp
10、ut 0:8 Data ;input clock ;input EN; output OutData ;reg 0:8Data; reg 0:3count;reg OutData; always (posedge clock) begin if(EN) count=0; else begin OutData=Datacount; count=count+1; if(count8)count=0; end end endmodule 3 软件设计 整个系统软件主要包括 PCI 传输单元的驱动程序和系统应用程序设计。 Windows 下的 PCI 驱动程序不仅仅包括物理设备的驱动程序,也包括为文件
11、系统等非物理设备编写的虚拟设备驱动程序。在设计中主要针对 Windows2000 下 PCI 驱动程序设计。由于 Windows 2000 禁止用户模式的程序访问 I/O 端口(Windows 95/98 则允许用户程序直接访问 I/O 端口),直接控制物理设备的驱动程序均为内核模式。而本设计的 PCI 驱动程序要求对各种硬件资源访问,所以应该选择工作在零级的驱动程序模式。 开发设备驱动采用的主要开发工具是 JUNGO 公司提供的软件包 Windriver。这个软件包提供开发 PLX9052 有关设备的文档、编译需要的头文件和库文件、调试工具和程序范例。利用其内部定义的可以调用的系统底层服务,
12、如 DMA 服务、中断服务、内存管理服务、可安装文件系统服务等,结合 VC+完成整个 PCI 设备驱动程序。本设计包括以下几个方面: (1)PCI 设备初始化 PCI 设备驱动程序首先实现识别 PLX9052 器件、寻址 PLX9052 器件的资源和对PLX9052 器件中断的服务。主要调用 Windirver 软件包内以下函数: WD_Open(hWD); PCI_Get_WD_handle( PLX_LocateAndOpenBoard(0x10b5, 0x9052, UseInt); (2)PCI 端口地址操作 PCI 总线是 32 位的总线标准,在进行 I/O 操作时通常要进行双字(D
13、WORD)操作,而在Windows 2000 下,系统不允许处于优先级 3 的用户程序和用户模式驱动程序直接使用 I/O 指令。任何对 I/O 的操作都需要借助内核模式驱动来完成。笔者主要调用 Windirver 软件包内两个函数来完成。 IO_ReadByteString(DWORD dwIOAddr, PBYTE pBuf, DWORD dwBytes); IO_WriteByteString(DWORD dwIOAddr, PBYTE pBuf, DWORD dwBytes); (3)内存的读写 PLX9052 与计算机进行数据通信主要采取 DMA 方式,在 Windriver 中提供了
14、相应内存读取两个函数,通过对它的调用可实现 PLX9052 与计算机内存的数据交换。 IO_Read32BitRegister(DWORD dwAddr); IO_Write32BitRegister(DWORD dwAddr, DWORD dwData)?鸦 整个系统的应用程序研制都基于微软公司的 VC+开发设计,可用于 Windows 2000 操作系统下。 整个光纤传输系统利用复用、解复用,结合 PCI 技术实现了高速视频数字化信号远距离传输及控制、实时显示等功能,传输距离 15km,可记录数据量为 128K 字节。目前已将设计用到相关的测试项目中,并将进一步改进扩大数据的容量及稳定性。
15、 参考文献1 Asada, Hideyuki Yamada, Takashi Rabou. Optical fiber digital transmission of multiplexed video and audio signals suitable for multimedia applicationsJ.IEEE Transactions on Consumer Electronics. 1998; 44(2): 2732792 P.A.Levine,D.J. Sauer,F.V.Shallcross et al. High Frame Rate Multi-Port CCD Ima
16、ger and CameraJ.SPIE,1992; 1952:2572673 Aglient Technology Inc. Low Cost Gigabit Rate Transmit/Receive Chip Set With TTL I/OsM. 20024 PLX Technology Inc. PCI 9054 Data Book V2.0M.19995 刘 颖,王春悦. 数字通信原理与技术M.北京:北京邮电大学出版社,20026 张宝富,刘忠英.现代光纤通信与网络教程M.北京:人民邮电出版社,2002雷达技术的不断发展，需要对大容量的数据进行实时的处理，这就对通信速率提出了很高的要求。本设计将作为一个大型雷达信号处理系统与外部的数据接口板，实现数据的高速记录与回放。板上集成的 4 个光口，有效数据传输率理论上可达到 10Gbits，能够充分满足系统对通信速率的要求。ROCKET IO 简介Rocket IO 为 Xilinx
