《课程设计（论文）-基于Atmega128的串行AD(TLV1544)设计》由会员分享，可在线阅读，更多相关《课程设计（论文）-基于Atmega128的串行AD(TLV1544)设计（21页珍藏版）》请在金锄头文库上搜索。
1、基于 Atmega128 的串行AD(TLV1544)设计院系：实验学生： 指导老师： 二零一一年七月2目录1、设计任务42、芯片简介42.1 特点 42.2 引脚说明 42.3 电气特性 52.4 时序分析 63、系统方案设计93.1 信号输入处理模块的论证与选择93.2 AD 转换模块的论证与选择103.3 软件程序模块的论证与选择 104、系统理论分析与计算 114.1 信号输入处理电路的分析与计算114.2 AD 转换电路的分析与计算114.3 软件程序的分析与实现115、电路设计 165.1 系统总体框图165.2 信号输入处理电路原理图165.3 AD 转换电路原理图165.4 电
2、源 1736、测试方案与测试结果 176.1 测试方案 176.2 测试条件与仪器176.3 测试结果与分析176.3.1 测试结果（数据） 186.3.2 测试分析与结论 .18附录 1 参考文献 19附录 2 系统原理图 19 41、设计任务设计制作一个 AD 转换电路，要求使用 Atmega128 对测量数据进行处理及显示。AD 转换芯片要求使用 10 位串行模数转换芯片 TLV1544。2、芯片简介2.1 特点转换时间10 微秒 10 位分辨率的 ADC 可编程掉电模式 1A 的. 宽范围的单电源供电为 2.7 V 至 5.5 V 模拟 0 V 至 VCC 输入范围 内置模拟 4 路复
3、用模拟输入通道TMS320 系列 DSP 和微处理器 SPI 和 QSPI 的兼容串行接口 转换结束标志(EOC)固有的采样和保持功能 内建自测试模式 可编程电源和转换率 为扩展采样的异步起动转换硬件 I / O 输入时钟相位调整2.2 引脚说明名称 序号 属性 说明 A0-A3 6-9 I 模拟输入端口。内部的模拟输入多路复用。 5（对于一个源阻抗大于 1k 的，应该用异步启动来增加采样时间） 。 CS 16 I 片选。CS 的下降沿复位内部计数器和控制端口，在最快时间内使能 DATA IN，DATA OUT 和 I/O CLK。CS 上升沿在建立时间内禁止 DATA IN， DATA OU
4、T 和 I/O CLK 。CSTART 10 I 采样/转换启动控制。 CSTART 控制了从选定的多重通道模拟输入的采样开始。它的下降沿启动模拟输入信号采样。上升沿置于保持模式的采样和保持功能，并开始转换。当 CS 为高时，CSTAR 是受 I / O CLK 独立控制的。其低电平控制开关电容阵列的采样周期。如果不使用 CSTART 时，将其连接到 VCC 。 DATA IN 2 I 串行数据输入。4 位串行数据输入控制字选择所需的模拟输入通道和测试电压在下一个正常周期内被实现。这些控制字也可以设置转换率，使能掉电模式。当在微处理器模式下运行时，数据的 MSB 首先输入，随着前 4 个 I
5、/ O 时钟的上升沿或下降沿。 DATA OUT 1 O 三态的 A / D 转换结果串行输出。当 CS 为高电平时数据输出端口呈高阻抗态，当 CS 为低或在 FS 之后【在 DSP （模式） 】 。有了一个有效的 CS 信号，数据输出被删除从高阻抗状态，驱动级的逻辑对应的最高位或最低有效位值以前的转换结果。数据输出的变化在降低 （微处理器模式）或增加（数字信号处理器模式）的 I / O 时钟边缘。 EOC 4 O 结束转换。EOC 从高逻辑电平到低的逻辑电平在第十上升或第十下降（DSP 模式）的 I / O 时钟边缘仍然保持很低，直到转换完成和数据的准备转移。EOC 也可以表明，该转换器正忙
6、。 6FS 13 I DSP 的同步输入。FS 表明一个串行数据到启动或出设备。当与微处理器的接口设备时 FS 是绑到 VCC， GND 11 返回地面的内部电路。所有电压测量方面的接地，除非另有说明。 INV CLK 12 I 倒时钟输入。当倒置的 I / O 时钟是作为输入源使用时 INV CLK 是接 GND 的，这会影响双方的微处理器和 DSP 接口。如果 I/OCLK 不倒置，INV CLK 是绑到 VCC 的。INV CLK 也可以调用一个内置的测试模式。 I/O CLK 3 I 输入/输出时钟。的 I / O 时钟接收串行 I / O 在这两种模式时钟输入并执行以下四个每种模式功
7、能：微处理器模式当 INVCLK =的 VCC，I / O 的时钟时钟到输入数据输入数据的 4 位寄存器的第一个四上升边缘的 I / O 的政务后与多路复用地址后，可用时钟上升沿第四。当智富时钟=接地，输入数据位时钟的第一个下降沿，而不是 4 个。在第四次下降的 I / O 时钟，对选定的多重输入模拟输入电压的优势开始充电电容阵列，并继续这样做，直到第十上升沿我只有在取样周期延长/输出时钟的时间，以便在那里对 CSTART 确定何时结束采样周期。输出数据位变化的第一个下跌的 I / O 时钟边缘不论智富时钟条件10。I / O 的时钟转移到内部的状态机转换控制我的第十上升的边缘/输出时钟不论智
8、富时钟条件。7REF+ 15 I 上参考电压（名义上的 VCC ） 。最大输入电压范围取决于应用之间的电压差到 REF +和 REF 的-。 REF- 14 I 较低的参考电压（名义上地） VCC 5 I 正电源电压。2.3 电气特性电源电压范围，Vcc - 0.5 V to 6.5 V 输入电压范围, VI - 0.3 V to VCC + 0.3 V 输出电压量程, VO - 0.3 V to VCC + 0.3 V 正极参考电压，Vref+ - VCC + 0.1 V 负极参考电压，Vref - 0.1 V除了高速转换器和多功能的控制能力，该设备具有一个片上 4 通道多路复用器，可以选择
9、任何的 8 个模拟输入或任何 3 个内部自测电压之一。在采样和保持功能是自动的，除了延长采样周期，其中采样周期是由异步 CSTART 下降沿开始。在 A / D 转换结束，最终的转换（平机会）的输出变为高电平，表示转换完成。TLV1544 的设计与操作的电源电压低功率消耗非常广泛。省电功能是进一步通过软件编程的掉电模式和转换率提高。该转换器在设备注册功能差的高阻抗输入，方便参考比例转换，缩放，并从逻辑和电源噪声模拟电路隔离。一个开关电容设计使低错误转换在整个工作温度范围。82.4 时序分析 (微机模式下 )INVCLKHigh此模式下，在 CS 的下降沿复位内部计数器和控制端口，在最快时间内使
10、能 DATA IN，DATA OUT 和 I/O CLK。在 I/O CLK 的前 4 个时钟脉冲的上升沿写入方式控制字的 4 位数据，MSB 首先发送。再经过 6 个时钟脉冲完成地址的输入。方式控制字是来选定模拟输入通道以及参考电压。在写入方式控制字之后，再经过 10 个时钟脉冲来完成模数转换，EOC 的下降沿标志转换结束。然后通过继续写入 10 个时钟脉冲来读取上一次转换的结果，第一个脉冲得到的是 MSB，最后一个脉冲得到的是LSB。整个写读过程需要 30 个时钟脉冲，在下一次读取数据的时候还需要重复上述过程。INVCLKow9此模式下，在 CS 的下降沿复位内部计数器和控制端口，在最快时
11、间内使能 DATA IN，DATA OUT 和 I/O CLK。在 I/O CLK 的前 4 个时钟脉冲的下降沿写入方式控制字的 4 位数据，MSB 首先发送。再经过 6 个时钟脉冲完成地址的输入。方式控制字是来选定模拟输入通道以及参考电压。在写入方式控制字之后，再经过 10 个时钟脉冲来完成模数转换，EOC 的下降沿标志转换结束。然后通过继续写入 10 个时钟脉冲来读取上一次转换的结果，第一个脉冲得到的是 MSB，最后一个脉冲得到的是LSB。整个写读过程需要 30 个时钟脉冲，在下一次读取数据的时候还需要重复上述过程（完全类似于上一种模式） 。3、系统方案设计10本系统方案根据 TLV154
12、4 的输入信号要求设计相对应的输入信号处理模块，并根据芯片的几种工作模式来选择芯片的连接电路以及程序的设计。程序的设计是由芯片驱动程序设计、采样数据处理程序设计、显示程序设计等三个模块组成。电路由电压跟随器、运放比例缩小电路、电位抬高电路、反相等比跟随电路、电压跟随器以及 AD 转换电路等电路模块组成。真有效值计算公式： 21kNtrms kKVvtg3.1 信号输入处理模块的论证与选择根据 TLV1544 的测量信号输入要求“ 0.3 V to Vcc + 0.3 V”可见，输入信号要求单极性且峰峰值不得超过电源电压0.3V。一般的输入信号均为双极性，如果输入信号峰峰值很大就需要将其等比缩小
13、并将其的基准电压值抬高。比例缩小电路：方案一：通过电阻网络缩小信号幅值。即通过分压电阻来实现，此方案对电阻的精确度要求很高，别电阻容易受温度影响，最后的结果误差可能很大，再者大电阻对信号的能量有损耗并且都含有一定的寄生电容，也会对分压效果有很大影响。所以放弃此方案。方案二：11通过运放缩小信号幅值。根据运放组成的比例放大电路的原理来构成比例缩小电路。即 ，只需要增大输入电阻(/)ofiVRVg的阻值以及减小反馈电阻的阻值来完成放大比例小于 1 的缩小。运放的精度比较高，且受外界影响比较小，所以选择此方案。通交隔直电容在缩小电路后面加一个 4.7uf 的电解电容，来防止抬高电位的直流量灌入缩小运
14、放中。因为比例缩小运放的输出阻抗很小，而后一级的等比跟随输入阻抗很大，所以必需加通交隔直电容。抬高电位电路 用电阻分压网络来完成。等比跟随电路因为 AD 转换要求输入阻抗很小来完成最大功率传输，所以前级应加电压跟随器。由于前级比例缩小电路将信号反相，所以此极只能用反相等比运放完成电压跟随器的功能。电压跟随器本电路在前后都加上了电压跟随器是为了降低外界对输入信号的影响。实验结果表示输出波形很完美，几乎没有任何杂波。3.2 AD 转换模块的论证与选择采用 TLV1544 在微机模式下的方式一进行编程与实验。3.3 软件程序模块的论证与选择由芯片驱动程序设计、采样数据处理程序设计、显示程序设计等三个模块组成。12 芯片驱动程序是根据时序分析里面，对微机模式下的方式一时序图来编写程序。INVCLKHigh 采样数据处理是通过冒泡发得到数据中的最大值和最小值。通过均方根运算得到其真有效值。4、系统理论分析与计算4.1 信号输入处理电路的分析与计算比例缩小 ()foifiRVg等比跟随()foifiRg4.2 AD 转换电路的分析与计算通过程序调试当设定采样点数为 360 个时，误差接近为零。4.3 软件程序的分析与
