《MOS管驱动电阻怎么选择》由会员分享，可在线阅读，更多相关《MOS管驱动电阻怎么选择（6页珍藏版）》请在金锄头文库上搜索。
1、MOS 管驱动电阻怎么选择 , 给定频率 ,MOS 管的 Qg 和上升沿怎么计算用多大电阻首先得知道输入电容大小和驱动电压大小 , 等效为电阻和电容串联电路 , 求出电容充电电压表达式 ,得出电阻和电容电压关系图MOS 管的开关时间要考虑的是 Qg 的 ,而不是有 Ciss,Coss 决定 ,看下面的 Data.一个 MOS 可能有很大的输入电容 ,但是并不代表其导通需要的电荷量 Qg 就大 , Ciss( 输入电容 )和 Qg 是有一定的关系 ,但是还要考虑 MOS 的跨导 y. MOSFET栅极驱动的优化设计1 概述MOS 管的驱动对其工作效果起着决定性的作用。 设计师既要考虑减少开关损耗
2、，又要求驱动波形较好即振荡小、过冲小、 EMI小。这两方面往往是互相矛盾的， 需要寻求一个平衡点， 即驱动电路的优化设计。 驱动电路的优化设计包含两部分内容：一是最优的驱动电流、电压的波形；二是最优的驱动电压、电流的大小。在进行驱动电路优化设计之前，必须先清楚 MOS管的模型、 MOS管的开关过程、 MOS管的栅极电荷以及 MOS管的输入输出电容、跨接电容、等效电容等参数对驱动的影响。2 MOS管的模型MOS 管的等效电路模型及寄生参数如图 1 所示。 图 1 中各部分的物理意义为：（ 1） LG和 LG代表封装端到实际的栅极线路的电感和电阻。（ 2） C1代表从栅极到源端 N+间的电容，它的
3、值是由结构所固定的。（ 3） C2+C4代表从栅极到源极 P区间的电容。 C2 是电介质电容，共值是固定的。 而 C4是由源极到漏极的耗尽区的大小决定， 并随栅极电压的大小而改变。当栅极电压从 0 升到开启电压 UGS（ th ） 时， C4使整个栅源电容增加 10% 15%。（ 4） C3+C5 是由一个固定大小的电介质电容和一个可变电容构成，当漏极电压改变极性时，其可变电容值变得相当大。（ 5） C6是随漏极电压变换的漏源电容。MOS 管输入电容（ Ciss ）、跨接电容（ Crss）、输出电容（ Coss）和栅源电容、栅漏电容、漏源电容间的关系如下：3 MOS管的开通过程开关管的开关模式
4、电路如图 2 所示， 二极管可是外接的或 MOS管固有的。 开关管在开通时的二极管电压、 电流波形如图 3 所示。 在图 3 的阶段 1 开关管关断，开关电流为零， 此时二极管电流和电感电流相等； 在阶段 2 开关导通， 开关电流上升， 同时二极管电流下降。 开关电流上升的斜率和二极管电流下降的斜率的绝对值相同，符号相反；在阶段 3 开关电流继续上升，二极管电流继续下降，并且二极管电流符号改变，由正转到负；在阶段 4，二极管从负的反向最大电流 IRRM开始减小， 它们斜率的绝对值相等； 在阶段 5 开关管完全开通， 二极管的反向恢复完成，开关管电流等于电感电流。图 4 是存储电荷高或低的两种二
5、极管电流、 电压波形。 从图中可以看出存储电荷少时， 反向电压的斜率大， 并且会产生有害的振动。 而前置电流低则存储电荷少， 即在空载或轻载时是最坏条件。 所以进行优化驱动电路设计时应着重考虑前置电流低的情况， 即空载或轻载的情况， 应使这时二极管产生的振动在可接受范围内。4 栅极电荷 QG和驱动效果的关系栅极电荷 QG是使栅极电压从 0 升到 10V所需的栅极电荷，它可以表示为驱动电流值与开通时间之积或栅极电容值与栅极电压之积。 现在大部分 MOS管的栅极电荷 QG值从几十纳库仑到一、两百纳库仑。栅极电荷 QG包含了两个部分：栅极到源极电荷 QGS；栅极到漏极电荷 QGD即“ Miller
6、”电荷。 QGS是使栅极电压从 0 升到门限值（约 3V）所需电荷； QGD是漏极电压下降时克服“ Miller ”效应所需电荷，这存在于 UGS曲线比较平坦的第二段（如图 5 所示），此时栅极电压不变、栅极电荷积聚而漏极电压急聚下降，也就是在这时候需要驱动尖峰电流限制， 这由芯睡内部完成或外接电阻完成。 实际的 QG还可以略大，以减小等效 RON，但是太大也无益，所以 10V到 12V的驱动电压是比较合理的。这还包含一个重要的事实：需要一个高的尖峰电流以减小 MOS管损耗和转换时间。重要是的对于 IC 来说， MOS管的平均电容负荷并不是 MOS管的输入电容 Ciss ,而是等效输入电容 C
7、eff (Ceff =QG/UGS) ，即整个 0UGSUGS(th) 的等效电容，而 Ciss 只是UGS=0 时的等效电容。漏极电流在 QG波形的 QGD阶段出现，该段漏极电压依然很高， MOS管的损耗该段最大， 并随 UDS的减小而减小。 QGD的大部分用来减小 UDS从关断电压到 UGS(th)产生的“ Miller ”效应。 QG波形第三段的等效负载电容是：5 优化栅极驱动设计在大多数的开关功率应用电路中， 当栅极被驱动， 开关导通时漏极电流上升的速度是漏极电压下降速度的几倍， 这将造成功率损耗增加。 为了解决问题可以增加栅极驱动电流， 但增加栅极驱动上升斜率又将带来过冲、 振荡、
8、EMI等问题。优化栅极驱动设计， 正是在互相矛盾的要求中寻求一个平衡点， 而这个平衡点就是开关导通时漏极电流上升的速度和漏极电压下降速度相等这样一种波形， 理想的驱动波形如图 6 所示。图 6 的 UGS波形包括了这样几部分： UGS第一段是快速上升到门限电压； UGS第二段是比较缓的上升速度以减慢漏极电流的上升速度，但此时的 UGS也必须满足所需的漏极电流值； UGS第四段快速上升使漏极电压快速下降； UGS第五段是充电到最后的值。 当然， 要得到完全一样的驱动波形是很困难的， 但是可以得到一个大概的驱动电流波形， 其上升时间等于理想的漏极电压下降时间或漏极电流上升的时间， 并且具有足够的尖
9、峰值来充电开关期间的较大等效电容。 该栅极尖峰电流 I P的计算是：电荷必须完全满足开关时期的寄生电容所需。UG(th) 6 应用实例在笔者设计的 48V50A电路中采用双晶体管正激式变换电路，其开关管采用IXFH24N50，其参数为：根据如前所述， 驱动电压、 电流的理想波形不应该是一条直线， 而应该是如图 6 所示的波形。实验波形见图 7。7 结论本文详细介绍了 MOS管的电路模型、开关过程、输入输出电容、等效电容、电荷存储等对 MOS管驱动波形的影响， 及根据这些参数对驱动波形的影响进行的驱动波形的优化设计实例，取得了较好的实际效果。影响 MOSFET开关速度除了其本身固有 Tr,Tf
10、外 , 还有一个重要的参数 :Qg ( 栅极总静电荷容量 ). 该参数与栅极驱动电路的输出内阻共同构成了一个时间参数 , 影响着 MOSFET的性能 ( 你主板的 MOSFET的栅极驱动电路就集成在 IRU3055这块 PWM控制芯片内 ) ; r6 0 k S/ l3 4 u, r/ W厂家给出的 Tr,Tf 值 , 是在栅极驱动内阻小到可以忽略的情况下测出的 , 实际应用中就不一样了 , 特别是栅极驱动集成在 PWM芯片中的电路 , 从 PWM到 MOSFET栅极的布线的宽度 , 长度 , 都会深刻影响 MOSFET的性能 . 如果 PWM的输出内阻本来就不低 , 加上 MOS管的 Qg又
11、大 , 那么不论其 Tr,Tf 如何优秀 , 都可能会大大增加上升和下降的时间偶认为 ,BUCK同步变换器中 , 高侧 MOS管的 Qg比 RDS等其他参数更重要 , 另外 , 栅极驱动内阻与 Qg的配合也很重要 , 一定 程度上就是由它的充电时间决定高侧MOSFET的开关速度和损耗 .看从哪个角度出发。电荷泻放慢，说明时间常数大。时间常数是 Ciss 与 Rgs 的乘积。栅源极绝缘电阻大，说明制造工艺控制较好，材料、芯片和管壳封装的表面杂质少，漏电少。时间常数大，栅源极等效输入电容也大。栅源极等效输入电容，与管芯尺寸成正比并与管芯设计有关。通常，管芯尺寸大， Ron( 导通电阻 )小、跨导（增益）大。栅源极等效电容大，会增加开关时间、降低开关性能、降低工作速度、增加功率损耗。 Ciss 与电荷注入率成正比，可能还与外加电压有关并具有非线性等。以上，均是在相同条件下的对比。从应用角度出发，同等价格，多数设计希望选用 3 个等效电容（包括 Ciss）小的器件。 Ciss=Cgd+Cgs ，充放电时间上也有先后，先是 Cgs 充满，然后是 Cgd. 。
