《简易数字信号传输性能分析仪设计报告》由会员分享，可在线阅读，更多相关《简易数字信号传输性能分析仪设计报告（25页珍藏版）》请在金锄头文库上搜索。
1、2013 年暑期电子设计竞赛培训0简易数字信号传输性能分析仪摘要：本题设计一个简易数字信号传输性能分析仪，CycloneIV FPGA 芯片为核心，由FPGA 内部 50MHz 时钟通过 PLL 锁相环电路分频得到 10kbps-100kbps 数据率 10kbps 为步进的数字信号和数据率 10Mbps 的伪随机信号。通过必要的外设辅助电路（衰减电路、滤波电路、加法电路等）来模拟传输信道的幅频特性和噪声。最终由数字信号分析电路提取出输入信号的同步时钟信号，并在模拟示波器上显示眼图。关键词：m 序列 数字信号 眼图 FPGA一、系统整体设计题目要求设计一个简易数字信号传输性能分析仪，实现数字信
2、号传输性能测试；同时，设计三个低通滤波器和一个伪随机信号发生器用来模拟传输信道。简易数字信号传输性能分析仪的框图如图1所示。图中， V1 和 V1-clock 是数字信号发生器产生的数字信号和相应的时钟信号； V2 是经过滤波器滤波后的输出信号； V3 是伪随机信号发生器产生的伪随机信号； V2a 是 V2 信号与经过电容 C的 V3 信号之和，作为数字信号分析电路的输入信号； V4 和 V4-syn 是数字信号分析电路输出的信号和提取的同步信号。二、方案论证及选择2.1 总体方案论证与选择方案一：用 FPGA 可编程逻辑器件作为控制及数据处理的核心，在发送端产生数字信号，发送过程中数字信号通
3、过低通滤波器，并用 10M 伪随机码进行衰减处理后，模拟加性噪声，伪随机码通过加法器叠加在通过低通滤波器的数字信号上，用三种不同的低通图 1 简易数字信号传输性能分析仪框图1滤波器模拟三种不同的信道，在接收端进行一定的数字信号处理，最终输出用模拟示波器来判断传输性能。其系统框图如图 2。方案二：采用 MSP430 单片机为控制核心，其系统框图如图 3。对输入信号进行放大或衰减后，用外接触发电路产生触发信号，通过 A/D 转换将模拟信号转换成数字信号，再通过单片机将数据锁存至外部 RAM，然后由单片机控制将数据送至 D/A 输出。综合比较上述方案，方案二以 MSP430 为核心产生的信号频率不高
4、，稳定性不强，无法达到题目“产生数据率 10kbps-100kbps 数字信号和数据率 10Mbps 伪随机信号”的要求。方案一既可以满足题设基本要求，又能充分发挥扩展部分，使系统达到更强的可控性和稳定性的同时保证数据率误差低于 1%的高精确度，电路简洁，易于操作，所以采取方案一。 图 2 方案一系统框图图 3 方案二系统框图22.2 低通滤波器电路方案选择与论证方案一：采用无源滤波器。无源滤波器由无源元件（电阻、电容、电感）组成，具有高频性能好、电路简单、功能可靠、无需直流供电，能够输出高压大电流等优点。但无源滤波器带负载能力较差，不但通带放大倍数会因负载电阻而减小，而且通带截至频率也会因负
5、载电阻而增大。同时无源滤波器的体积和重量也比较大，其电感还会引起电磁干扰。方案二：采用有源滤波器。有源滤波器由电阻、电容和有源器件（如集成运放）组成，具有电路体积小重量轻、通带内信号可放大、精度高、性能稳定、易于调试、负载效应小、可多级相连构成高阶滤波器等诸多优点。但由于集成运放所限，有源滤波电路不适于高电压大电流负载，而只适用于信号处理。根据题目具体要求，综合考虑上述两方案，系统只需对弱电信号进行处理，且对于信号处理的精确性要求较为苛刻，因此方案二更为适合，设计分析四阶巴特沃斯有源滤波器理论带外衰减可达 80dB/十倍频，满足题目要求，有效滤除带外信号，所以本系统采用的是四阶巴特沃斯低通滤波
6、器。2.3 衰减器电路方案选择与论证方案一：采用 T 型网络衰减器。其输入阻抗与输出阻抗可以随意改变，更容易进行匹配，电阻使用数量少，容易调试。但缺点是电阻阻值都相对较小，在不使用高精密电阻时误差相对较大。方案二：采用 型网络衰减器。其输入阻抗与输出阻抗可以随意改变，更容易进行匹配，电阻使用数量少，容易调试。同时电阻阻值适中，容易进行测试。因此我们选择此方案。2.4 加法器电路方案选择与论证方案一：采用 QuartusII 软件中 LPM 模块中的加法模块进行信号求和。在 FPGA 芯片中直接使用加法器求和简单方便。但是 FPGA 中的加法器是数字信号加法器，使用范围比较窄，不适用本系统的模拟
7、噪声加载到数字信号上。方案二：采用集成运放构成的加法电路进行信号求和。此类加法器为多段输入，可用于模拟电路与数字电路，用途广泛，易于调节。可将幅值低的模拟噪声信号直接加载到幅值高的数字信号上去。所以我们选用此方案。3三、理论分析与参数计算3.1 低通滤波器的分析设计滤波器是一种使用信号通过而同时抑制无用频率信号的电子装置,在信息处理、数据传送和抑制干扰等自动控制、通信及其它电子系统中应用广泛。滤波一般可分为有源滤波和无源滤波，有源滤波可以使幅频特性比较陡峭，而无源滤波设计简单易行，但幅频特性不如有源滤波器，而且体积较大。从滤波器阶数可分为一阶和高阶，阶数越高，幅频特性越陡峭。高阶滤波器通常可由
8、一阶和二阶滤波器级联而成。采用集成运放构成的RC 有源滤波器具有输入阻抗高，输出阻抗低，可提供一定增益，截止频率可调等特点。其典型结构如图 4。(1) 145123234()()o ufi ufUsAYGYY其中，Y1Y5 为导纳，考虑到 Up=UN，根据 KCL 可求得：式(1)是二阶压控电压源滤波器传递函数的一般表达式，式中,Auf=1+RF/R6。只要适当选择 Yi （ ）,就可以构成低通、高通、带通等有源滤波器。二阶有源低通滤波器特15i性分析设 Y1=1/R1,Y2=sC1,Y3=0,Y4=1/R2,Y5=sC2,将其代入式(1)中, 得到压控电压源型二阶有源低通滤波器的传递函数为(
9、2)22()1.oooninnUsAGssQ其中,A 0=Auf=1+RF/R6 。212nRC122()()ufRCA图 4 有源低通滤波器典型结构4式(2)为二阶低通滤波器传递函数的典型表达式。其中, 为特征角频率,Q 称为等效品质n因数。运放选择：本题要求设计的三个低通滤波器的截止频率分别为100kHz、200kHz、500kHz。截止频率误差绝对值不大于 10%。设计要求的截止频率较高，因此要求运放的频带较宽，选用通频带较宽的运放，本设计选用运放 NE5532，带宽为10MHz，适合用于波形发生电路脉冲放大电路等。3.2 伪随机 m 序列数字信号的产生m 序列是目前广泛应用的一种伪随机
10、序列，对于一个 n 级反馈移位寄存器来说，最多可以有 2n 个状态，对于一个线性反馈移位寄存器来说，全“0”状态不会转入其他状态，所以线性移位寄存器的序列的最长周期为 2n-1。当 n 级线性移位寄存器产生的序列ai的周期为 T= 2n-1时，称ai为 n 级 m 序列。 当反馈函数 f（a1,a2,a3,an）为非线性函数时，便构成非线性移位寄存器，其输出序列为非线性序列。输出序列的周期最大可达 2n ，并称周期达到最大值的非线性移位寄存器序列为 m 序列。数字信号发生器产生的 m 序列： ， （m 序列的波形图与仿真84321)(xxf图见 附图 9） 。伪随机信号发生器产生的 m 序列：
11、 ， （伪随机信号的波形图125421)(xxf与仿真图见 附图 11） 。图 5 数 字 信 号 发 生 器 产 生 的 m 序 列53.3 同步信号的提取设计本系统采用自同步方式提取同步信号，利用曼彻斯特编码将时钟信号和数据一同包含到数据流中，在传输代码信息的同时，也将时钟同步信号一起传输到信号分析电路中，通过分析电路中的数字锁相环从接收信号中恢复出与发端频率相同的码元时钟信号。这样即可保证数字信号分析电路解调时在最佳时刻进行抽样判决，从而达到消除噪声干扰所导致的解调接收信号的失真，使接收端能以较低的错误概率恢复出被传输的数字信息的目的。3.4 眼图的显示方法分析眼图是一系列数字信号在示波
12、器上累积而显示的图形，其形状类似于眼睛，故叫眼图。在用模拟示波器观察传输的数据信号时，使用被测系统的定时信号，通过示波器外触发或外同步对示波器的扫描进行控制，由于扫描周期此时恰为被测信号周期的整数倍，因此在示波器荧光屏上观察到的就是一个由多个随机符号波形共同形成的稳定图形。实时示波器眼图实现原理如图 8。图 6 伪 随 机 信 号 发 生 器 产 生 的 m 序 列图 8 实时示波器眼图实现原理6示波器测量的一般信号是一些位或某一段时间的波形，更多的反映的是细节信息。而眼图则反映的是链路上传输的所有数字信号的整体特性。眼图的结构图如图 9。1.最佳抽样时刻应是“眼睛”张开最大的时刻；2.眼图斜
13、边的斜率决定了系统对抽样定时误差的灵敏程度；斜率越大，对定时误差越灵敏；3.眼图的阴影区的垂直高度表示信号的畸变范围；4.眼图中央的横轴位置对应于判决门限电平； 5.过零点失真为压在横轴上的阴影长度，有些接收机的定时标准是由经过判决门限点的平 均位置决定的，所以过零点失真越大，对定时标准的提取越不利。6.抽样时刻上、下两阴影区的间隔距离之半为噪声容限，噪声瞬时值超过它就可能发生错误判决。四、电路与软件设计4.1 FPGA 最小系统板FPGA 最小系统板采用的是 Altera 公司 CycloneIV FPGA 芯片。用 FPGA 可编程逻辑器件作为控制及数据处理的核心，FPGA 内部集成锁相环
14、,可以把外部时钟倍频，核心频率可以到几百 MHz，而单片机运行速度低的多。在高速场合,单片机无法代替。FPGA 管脚多,容易实现大规模系统。 （见 附图 1）4.2 低通滤波器的电路滤波器选择巴特沃斯四阶低通滤波器，使用滤波器设计软件 FilterLab 设计电路。在软件中选择巴特沃斯四阶低通滤波并设置不同的频率值可得到图 9 眼图的结构图7100KHz、200KHz、500KHz 的低通滤波器电路图（分别见 附图 2， 附图 3， 附图 4） 。软件直接给出各电阻电容参数，方便简洁。软件给出的参数如下，经试验滤波效果完全达到要求。当 fc=100KHz 时,R1=3.57k，R2=8.66k
15、，R3=12.4k，R4=16.9k，C1=820p，C2=100p，C3=120p，C4=100p。当 fc=200KHz 时,R1=1.78k，R2=4.32k，R3=6.19k，R4=8.45k，C1=820p，C2=100p，C3=120p，C4=100p。当 fc=500KHz 时,1=732k，R2=1.69k，R3=2.49k，R4=3.4k，C1=820p，C2=100p，C3=120p，C4=100p。 4.3 信号调理电路4.3.1 加法器电路加法器是产生数的和的装置。加法器是一种数位电路，其可进行数字的加法计算。本系统采用的是直接耦合放大器构成的加法电路。因为信号包含 1
16、0MHz 的方波，所以考虑其高次谐波分量，放大器需要采用高带宽的才能保证信号合成的质量，所以我们使用增益带宽积为 100MHz 的 THS3091 作为加法器用的放大器（电路图见 附图 5，测试波形见附表 4） 。4.3.2 衰减器电路衰 减 器 是 在 指 定 的 频 率 范 围 内 ， 一 种 用 以 引 入 一 预 定 衰 减 的 电 路 。 一 般 以 所 引 入衰 减 的 分 贝 数 及 其 特 性 阻 抗 的 欧 姆 数 来 标 明 。 用 衰 减 器 实 现 放 大 器 的 输 入 端 、 输 出 端电 平 的 控 制 、 分 支 衰 减 量 的 控 制 。 本 系 统 采 用 的 是 型 衰 减 网 络 ， 通 过 使 用 电 位 器调 节 输 入 阻 抗 来 调 节 衰 减 倍 数 （ 见 附 图 6） 。4.3.3 增益调节电路系 统 要 求 0.24 倍 可 调 ， T
