《课程设计（论文）-基于VHDL数字时钟的设计与实现》由会员分享，可在线阅读，更多相关《课程设计（论文）-基于VHDL数字时钟的设计与实现（24页珍藏版）》请在金锄头文库上搜索。
1、 基于 VHDL 数字时钟的设计与实现 第 1 页 共 24 页 1 引 言随着科学技术的不断发展，人们对时间计量的精度要求越来越高。相对机械钟而言，数字钟能实现准确计时，并显示时，分，秒，而且可以方便，准确的对时间进行调节。在此基础上，还可以实现整点报时的功能。因此，数字钟的应用十分广泛。所谓数字时钟，是指利用电子电路构成的计时器。1.1 课题的背景、目的电子技术是一门应用很广，发展极为迅速的科学技术，尤其由于数字电子技术具有高抗干扰能力、更高的可靠性和便于计算机处理等特点，近年来得到更加迅速的发展，数字通讯设备、数字电视、数字照相机、数字摄象机等数字化产品近年如雨后春笋般大量涌现，数字电子
2、技术已经成为今后电子技术发展的主要方向。现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 通过数字时钟的设计，巩固计算机组成原理课程，理论联系实际，提高分析、解决计算机技术的实际问题的独立工作能
3、力；掌握用 VHDL 语言编制简单的小型模块，学会数字钟的设计方法，熟悉集成电路的使用方法，初步掌握电子钟的设计方法并实现时间的显示和校对，以及报时的功能，并能对数字电子钟进行扩展。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。1.2 课程设计的内容本课程设计实现一个数字时钟，具有按秒走时功能，能够分别显示小时（2 位 24 小时） 、分钟（2 位） 、秒（2 位） 。具有整点报时、时间调整功能，且能够对计时系统的小时、分钟进行调整。也可设计成十二小时计时方案（AM，PM） 。具有美观、清
4、晰、人性化的显示界面设计，走时精度不劣于3 秒/月。本课程设计采用 VHDL 语言，以MAXPLUSII 开发工具。根据系统设计的要求，系统设计采用自顶向下的设计方法，可以 基于 VHDL 数字时钟的设计与实现 第 2 页 共 24 页 将该系统中的各功能模块细分为：秒计数模块、分计数模块、小时计数模块、报警模块、时间设置模块和译码显示模块六个部分。 基于 VHDL 数字时钟的设计与实现 第 3 页 共 24 页 2 EDA、VHDL 简介2.1 EDA 简介现代电子设计技术的核心就是 EDA（Electronic Design Automatic）技术。利用 EDA技术，电子设计师可以方便地
5、实现 IC 设计、电子电路设计和 PCB 设计等工作。EDA 技术已有 30 年的发展历程。现在 EDA 技术应用广泛，包括在机械、电子、通信、航空航天、化工等各个领域，都有 EDA 的应用。无论是在产品设计、制造方面，还是在科研与教学方面，EDA 已成为必不可少的一部分。掌握 EDA 技术已成为通信电子类专业的学生学习及就业的基本素质。2.1.1 EDA 技术的概念 EDA 技术是在电子 CAD 技术基础上发展起来的通用软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。 EDA 设计可分为系统级、电路级和物理实现级。物理
6、级设计主要指 IC 版图设计，一般由半导体厂家完成；系统级设计主要面对大型复杂的电子产品；而一般民用及教学所涉及基本是电路级设计。我们常用的 EDA 软件多属于电路级设计。 电路级设计工作，是在电子工程师接受系统设计任务后，首先确定设计方案，并选择合适的元器件，然后根据具体的元器件设计电路原理图，接着进行第一次仿真。其中包括数字电路的逻辑模拟、故障分析、模拟电路的交直流分析、瞬态分析等。这一次仿真主要是检验设计方案在功能方面的正确性。仿真通过后，根据原理图产生的电气连接网络表进行 PCB 板的自动布局布线，有条件的还可以进行 PCB 后分析。其中包括热分析、噪声及窜扰分析、电磁兼容分析、可靠性
7、分析等，并可将分析后的结果参数反馈回电路图，进行第二次仿真，也称作后仿真。后仿真主要是检验 PCB 板在实际工作环境中的可行性。2.1.2 EDA 技术的历史与发展 EDA 技术发展历程大致可分为三个阶段。20 世纪 70 年代为计算机辅助设计(CAD)阶段，人们开始用计算机取代手工操作进行 IC 版图编辑、PCB 布局布线。80 年代为计算机辅助工程(CAE) 阶段。与 CAD 相比，CAE 除了有纯粹的图形绘制功能外，又增加了电路功能分析和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。 基于 VHDL 数字时钟的设计与实现 第 4 页 共 24 页 20 世纪 90 年
8、代为电子系统设计自动化(EDA) 阶段，同时又出现了计算机辅助工艺（CAPP ） 、计算机辅助制造（CAM）等。 2.1.3 EDA 的应用 现在 EDA 技术应用广泛，包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有 EDA 的应用。目前 EDA 技术已在各大公司、科研和教学部门广泛使用。 在产品设计与制造方面，EDA 技术可实现前期的计算机仿真、系统级模拟及测试环境的仿真、PCB 的制作、电路板的焊接、ASIC 的设计等。 在教学方面，我国高校是从九十年代中期开始 EDA 教育的，现在几乎所有理工科类高校都开设了 EDA 课程。这些课程主要是让学生了解 EDA
9、 的基本概念和原理，使用EDA 软件进行电子电路课程的实验及从事简单系统的设计。 2.1.4 EDA 常用软件 EDA 工具层出不穷，目前进入我国并具有广泛影响的 EDA 软件有：EWB、PSpice、OrCAD 、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIlogic、Cadence 等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同时也可以进行 PCB 自动布局布线，可输出多种网表文件与第三方软件接口。下面按主要功能或主要应用场合进行划分。 1. 电子电路设计与仿真工具 电子电路设计与仿真工具包
10、括 PSpice、EWB、 Matlab、SystemView 、MMICAD 等。下面简单介绍前两种软件。 （1）PSpice：基于 Spice 的 PC 版软件。Spice（Simulation Program with Integrated Circuit Emphasis）是由美国加州大学推出的电路分析仿真软件，是 20 世纪 80 年代世界上应用最广的电路设计软件，1988 年被定为美国国家标准。1984 年，美国 MicroSim 公司推出了PSpice。PSpice 是一种强大的模拟和数字电路混合信号仿真软件，包括对中规模集成电路(MSI)和大规模集成电路(LSI)提供多种分析功
11、能，而且仿真精度高，在国内普遍使用。 （2）EWB(Electronic Workbench) 软件：Interactive ImageTechnologies Ltd 在 20 世纪 90 年代初推出的电路仿真软件，主要用于模拟和数字电路的仿真。高版本已更名为 Multisim。相对于其它 EDA 软件，它提供了万用表、示波器、信号发生器等虚拟仪器。该软件的界面直观，易学易用。它的很多功能模仿了 Spice 的设计，分析功能也较强。 2. PCB 设计软件 基于 VHDL 数字时钟的设计与实现 第 5 页 共 24 页 PCB(PrintedCircuit Board)设计软件种类很多，如P
12、rotel、OrCAD、PowerPCB 、Cadence PSD 、MentorGraphices 的 Expedition PCB、Winboard/Windraft/IvexSPICE 、PCB Studio 等等。目前在我国使用最普遍的应属Protel。 Protel 是 PROTEL（现更名为 Altium）公司在 20 世纪 80 年代末推出的 CAD 工具。它较早在国内使用，普及率很高。早期的 Protel 主要作为印刷板自动布线工具使用，现在普遍使用的是 Protel 99 SE。它是个完整的全方位电路设计系统，包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印刷电路板
13、设计，可编程逻辑器件设计等功能，并具有 Client/Server 体系结构，同时还兼容一些其它设计软件的文件格式。Protel 软件功能强大、界面友好、使用方便。它最具代表性的是电路设计和 PCB 设计。 3. IC 设计软件 IC 设计工具很多，其中按市场所占份额排行为 Cadence、Mentor Graphics 和Synopsys。这三家都是 ASIC 设计领域相当有名的软件供应商。其它公司的软件相对来说使用者较少。 4. 其它 EDA 软件 （1）VHDL 语言：超高速集成电路硬件描述语言（Vhsic Hardware Deseription Languagt，简称 VHDL） ，
14、是 IEEE 的一项标准设计语言。它源于美国国防部提出的超高速集成电路（Very High Speed Integrated Circuit，简称 VHSIC）计划，是 ASIC 设计和 PLD设计的一种主要输入工具。 （2）Veriolg HDL：Verilog 公司推出的硬件描述语言，在 ASIC 设计方面与 VHDL 语言平分秋色。2.2 VHDL 介绍VHDL 的 英 文 全 名 是 Very-High-Speed Integrated Circuit HardwareDescription Language， 诞 生 于 1982 年 。 1987 年 底 ， VHDL 被 IEEE
15、 和 美 国 国 防 部 确 认 为 标 准 硬件 描 述 语 言 。 自 IEEE 公 布 了 VHDL 的 标 准 版 本 ， IEEE-1076（ 简 称 87 版 )之 后 ，各 EDA 公 司 相 继 推 出 了 自 己 的 VHDL 设 计 环 境 ， 或 宣 布 自 己 的 设 计 工 具 可 以 和VHDL 接 口 。 此 后 VHDL 在 电 子 设 计 领 域 得 到 了 广 泛 的 接 受 ， 并 逐 步 取 代 了 原 有 的 非标 准 的 硬 件 描 述 语 言 。 1993 年 ， IEEE 对 VHDL 进 行 了 修 订 ， 从 更 高 的 抽 象 层 次 和 系统 描 述 能 力 上 扩 展 VHDL 的 内 容 ， 公 布 了 新 版 本 的 VHDL， 即 IEEE 标 准 的 1076-1993 版 本 ， （ 简 称 93 版 ） 。 现 在 ， VHDL 和 Verilog 作 为 IEEE 的 工 业 标 准 硬 件 描 基于 VHDL 数字时钟的设计与实现 第 6 页 共 24 页 述 语 言 ， 又 得 到 众 多 EDA 公 司 的 支 持 ， 在 电 子 工 程 领 域 ， 已 成 为 事 实 上 的 通 用 硬 件描
