《多功能数字钟论文》由会员分享，可在线阅读，更多相关《多功能数字钟论文（28页珍藏版）》请在金锄头文库上搜索。
1、南京大学毕 业 论 文（设 计）题 目: 多功能数字钟南京大学 毕业论文(设计)i摘 要近年来，科学技术发展飞速，人们的生活质量也不断提高。传统的时钟已经无法满足现代人的生活要求。多功能数字钟无论在形态还是在性能上都改变了原有的风格。本次设计基于原始的数字钟，在此基础上增加了诸项功能。不仅具备时，分，秒计数功能，另外增加了校时功能，整点报时功能，闹钟功能以及数字跑表功能。设计中采用了 EDA 技术，使用硬件描述语言 Verilog HDL 对各大功能模块的逻辑功能进行代码编写。于 QuartusII 软件环境下，采用层次化设计与模块化设计的方法，由各个功能模块连接建立顶层图，构成基于 FPGA
2、 的多功能数字钟。设计实验板的主芯片为 EP3C25Q240C8，多功能数字钟由分频器模块，时钟计数模块，校时控制模块，闹钟模块，整点报时与音乐演奏模块，数据选择模块，译码显示模块，按键去抖动模块和数字跑表模块构成。经过程序编译和模块仿真，在实验板上下载验证，该系统可以完成时，分，秒的正常显示，通过按键切换功能模式，进入闹钟时间设定，校时，数字跑表模式。可以手动调整时间，设定闹钟及数字跑表计时。关键词：FPGA； Verilog HDL； 数字钟；南京大学 毕业论文(设计)iiTHE DIGITAL CLOCK WITH STOPWATCH FUCTIONABSTRACTIn recent y
3、ears, the rapid development of science technology, quality of life is also rising. Traditional clock has been unable to meet the requirements of modern life. Both in the form of multi-function digital clock or in the performance has changed the original style.The design is based on the original digi
4、tal clock, on the basis of it increased various functions. Not only have the time, minutes, seconds count function, also add the function of adjusting time, the whole point timekeeping function, alarm function and digital stopwatch functions. EDA technology used in the design, using Verilog HDL hard
5、ware description language for logic functions in major functional modules of code to write. Under Quartus II software environment, using hierarchical design methods and modular design, the top chart established by the various functional modules connecting each other, constitute FPGA-based multifunct
6、ional digital clock.The main system chip of design experiment board is EP3C25Q240C8, multifunctional digital clock is composed of the divider module, the clock counting module, the adjust time control module, the alarm module, the whole point timekeeping and music module, the data selection module,
7、the decoding module, the key to jitter module and digital stopwatch module. After the program compiled and module simulation, download on the breadboard validation, The system can complete hours, minutes, seconds display properly, through the key switch function mode, enter the alarm time setting, a
8、djustment time, digital stopwatch mode. You can adjust the time manually, set the alarm and digital stopwatch timer.南京大学 毕业论文(设计)iiiKeywords：FPGA； Verilog HDL； Digital clock；目 录摘 要 .iABSTRACT.ii第一章 绪 论 .11.1 基于 FPGA 数字钟的背景和意义 .11.2 课题的研究方法和相关技术的发展 .11.3 本文的研究目的和主要研究内容 .2第二章 FPGA 简介 .32.1 FPGA 的原理与基本
9、结构 .32.2 FPGA 设计流程 .3第三章 Quartus II 简介 .4第四章 数字钟总体设计方案 .54.1 数字钟的基本构成 .54.2 数字钟的工作原理 .5第五章 数字钟的具体设计流程 .65.1 本设计的顶层图 .65.2 分频模块 .65.3 按键去抖动模块 .75.4 时钟模块 .85.4.1 模式切换功能 .95.4.2 时钟计数功能 .95.4.3 校时控制功能 .105.4.4 闹钟设定功能 .105.4.5 数字跑表功能 .115.5 数据选择模块 .115.6 译码显示模块 .135.7 闹钟音乐模块 .14南京大学 毕业论文(设计)iv5.8 整点报时与音乐
10、演奏模块 .15结束语 .17致谢 .18参考文献 .19附录 A FPGA 器件 EP3C25_V5 电路板 .21附录 B 本设计使用的 EP3C25_V5 管脚配置文件 .22程序源代码 .23南京大学 毕业论文(设计)1第一章 绪 论1.1 基于 FPGA 数字钟的背景和意义现今的电子产品要求功能要多样，体积越小越好，且功耗应达到最低 1。这与传统电子产品最主要的区别是使用了大量的可编程逻辑器件，这就提高了产品的性能，缩小了体积，降低了功耗。同时通过先进的计算机技术，缩短了产品的研发周期。本设计采用的 EDA 技术符合现代先进电子技术的诸多要求，是设计研发电子产品的新兴技术。若人们的日常生活中没有时钟去提醒时间，造成的后果是难以想象的。数字钟的应用非常广泛，主要用于家庭生活，以及长途车站，机场，办公室，码头等公共场所，为人们的生
