《QPSK、DQPSK系统调制与解调》由会员分享，可在线阅读，更多相关《QPSK、DQPSK系统调制与解调（41页珍藏版）》请在金锄头文库上搜索。
1、实验四 QPSK 与 DQPSK 调制实验一、实验目的 在 2PSK，2DPSK 的学习基础上，掌握 QPSK，以及以其为基础的DQPSK，OQPSK， /4DQPSK 等若干种相关的重要调制方式的原理，从而对多进制调相有一定了解。二、实验设备 1、 “移动通信技术应用综合实训系统” 实验仪一台。2、50MHz 示波器一台。3、实验模块：信源模块，QPSK-调制模块。三、实验原理一）基本理论(A) 四相绝对移相键控（QPSK ）的调制四相绝对移相键控利用载波的四种不同相位来表征数字信息。由于每一种载波相位代表两个比特信息，故每个四进制码元又被称为双比特码元。我们把组成双比特码元的前一信息比特用
2、 a 代表，后一信息比特用 b 代表。双比特码元中两个信息比特 ab 通常是按格雷码（即反射码）排列的，它与载波相位的关系如表所列。表 4-1 双比特码元与载波相位的关系双比特码元 载波相位 a b A 方式 B 方式0 0 0 450 1 90 1351 1 180 2251 0 270 315由于四相绝对移相调制可以看作两个正交的二相绝对移相调制的合成，故两者的功率谱密度分布规律相同。下面我们来讨论 QPSK 信号的产生与解调。QPSK 信号的产生方法与 2PSK信号一样，也可以分为调相法和相位选择法。(1) 调相法用调相法产生 QPSK 信号的组成方框图如下所示。图 4-1 QPSK 信
3、号的组成方框图设两个序列中的二进制数字分别为 a 和 b，每一对 ab 称为一个双比特码元。并设经过串并变换后上支路为 a,下支路为 b。双极性的 a 和 b 脉冲通过两个平衡调制器分别对同相载波及正交载波进行二相调制。表 4-2 QPSK 信号相位编码逻辑关系a 1 0 0 1b 1 1 0 0A 路平衡调制器输出 0 180 180 0B 路平衡调制器输出 270 270 90 90合成相位 315 225 135 45(2) 相位选择法用相位选择法产生 QPSK 信号的组成方框图如下所示。图 4-2 相位选择法产生 QPSK 信号方框图(B) 四相相对移相键控（DQPSK）的调制所谓四相
4、相对移相键控也是利用前后码元之间的相对相位变化来表示数字信息。若以前一码元相位作为参考，并令 为本码元与前一码元的初相差。 ，则信息编码与载波相位变化仍可用 QPSK 信号相位编码逻辑关系表来表示。不过， 应变为 。对于 DQPSK 而言，可先将输入的双比特码经码型变换，再用码型变换器输出的双比特码进行四相绝对移相，则所得到的输出信号便是四相相对移相信号。通常采用的方法是码变换加调相法和码变换加相位选择法。（1） 码变换加调相法码变换加调相法产生 DQPSK 原理图与调相法产生 QPSK 原理图相比，仅在串/ 并变换后多了一个码变换器。表 4-3 DQPSK 信号相位编码逻辑关系双比特码元a
5、b载波相位变化0 0 00 1 901 1 1801 0 270表 4-4 四相相对调相码变换的逻辑功能本时刻到达的 ab 及所要求的相对相位变化前一码元的状态本时刻应出现的码元状态a b c d c d 0 0 135 0 0 1350 1 225 0 1 2251 1 315 1 1 3150 0 01 0 45 1 0 450 0 135 0 0 2250 1 225 0 1 3151 1 315 1 1 450 1 901 0 45 1 0 1350 0 135 0 0 3150 1 225 0 1 451 1 315 1 1 1351 1 1801 0 45 1 0 2250 0 1
6、35 0 0 450 1 225 0 1 1351 1 315 1 1 2251 0 2701 0 45 1 0 315（2） 码变换加相位选择法码变换加相位选择法产生 DQPSK 信号的原理十分简单，它的组成方框图如下所示。图 4-3 码变换加相位选择法产生 DQPSK 信号方框图经分析，它与相位选择法产生 QPSK 信号的组成方框图完全相同。不过，这里逻辑选相电路除按规定完成选择载波的相位外，还应实现将绝对码转换成相对码的功能。也就是说，在四相绝对移相时，直接用输入双比特码去选择载波的相位；而在四相相对移相时，需要将输入的双比特码 ab 转换成相应的双比特码cd，再用 cd 去选择载波的相
7、位。这样，便可产生 QDPSK 信号。(C) OQPSK 的调制OQPSK 和 QPSK 调制类似，不同之处是在正交支路引入了一个比特（半个码元）的延迟，这使得两个支路的数据不会同时发生变化，因而不可能像QPSK 那样产生 的相位跳变，而仅产生 /2 的相位跳变。因此，OQPSK 频谱旁瓣要低于 QPSK 信号的旁瓣。图 4-4 QPSK 的星座图和相位转移图图 4-5 OQPSK 的星座图和相位转移图(D) /4DQPSK 的调制/4-DQPSK 是对 QPSK 信号特性进行改进的一种调制方式 ,改进之一是将QPSK 的最大相位跳变 ,降为3 /4,从而改善了 /4-DQPSK 的频谱特性.
8、改进之二是解调方式, QPSK 只能用相干解调,而 /4-DQPSK 既可用相干解调,也可用非相干解调./4-DQPSK 的原理框图如下所示.输入数据经串/并变换后上下支路分别为SI， SQ，再经差分相位编码后上下支路分别为 UK，V K。图 4-6 /4-DQPSK 信号的产生原理框图设已调信号 Sk(t)=cos(ct+k)式中, 为 kTt(k+1)T 之间的附加相位 .上式可展开成Sk(t)=cosct cosk -sinct sink 当前码元的附加相位 是前一码元附加相位 与当前码元相位跳变量之和,即 k=k-1+ kUk=cosk=cos(k-1+ k)=cosk-1cos k-
9、sink-1sin kVk=sink=sin(k-1+ k)=sink-1cos k+cosk-1sin k 其中，sin k-1= Vk-1 , cosk-1= Uk-1 ,上面两式可以改写为Uk=Uk-1cos k - Vk-1sin kVk=Vk-1cos k + Uk-1sin k这是 /4-DQPSK 的一个基本关系式.它表明了前一码元两个正交信号 Uk-1、V k-1 与当前码元两正交信号 Uk、V k 之间的关系 .它取决于当前码元的相位跳变量 k,而当前码元的相位跳变量 k 则又取决于差分相位编码器的输入码组SI、 SQ,他们的关系如下表所示.表 4-5 /4-DQPSK 的相
10、位跳变规则SI SQ k cos k sin k1 1 /4 1/ 21/ 2-1 1 3 /4-1/ 1/-1 -1 -3 /4 -1/ -1/1 -1 - /4 1/ 2-1/ 2上述规则决定了在码元转换时刻的相位跳变量只有 /4 和3 /4 四种取值.U和 V 只可能有 0,1/,1 五种取值.设该滤波器的矩形脉冲响应函数为,那么最后形成的/4-DQPSK 信号可以表示为S(t)= g(t-kTs)coskcosct - g(t- kTs)sinksinctkk二）芯片特点一、 AD9834 简介AD9834 是一个将相位累加器，正弦只读存储器（SIN ROM）和一个 D/A转换器集成在
11、一个单一的 CMOS 芯片上的数字控制式震荡器。芯片具有相位和频率调制性能。频率精确性能被控制到 0.25 billion（十亿分之一） ，时钟速率为50MHz。通过串行接口装载控制字到寄存器，可以实现调制。AD9834 为用户提供了多种输出波形。正弦只读存储器（SIN ROM）可以被旁路，因此，可以从 DAC 输出线性的向上或者向下斜坡电压。如果 SIN ROM 没有被旁路，将产生一个正弦曲线输出。另外，如果需要时钟输出，DAC 数据的 MSB 位将可以被输出，或者在芯片上的比较器能被使用。数字部分电源电压由在芯片内的一个稳压器提供，当 DVDD2.7V 时，稳压器使 DVDD 下降到 2.
12、5V。数字部分和数字部分电源是独立的，并且可以由不同的电源驱动，例如，在 AVDD=5V 时，DV DD 可以等于 3V。AD9834 有一个低功耗模式控制引脚端(SLEEP)，因此可以从外部控制低功耗模式。芯片上没被使用的部分可以关断电源，能够将电流消耗减到最小，例如，在时钟输出发生时，可以关断 DAC 电源。AD9834 采用 TSSOP-20 封装。AD9834 工作电源电压为 2.3V5.5V。在 3 V 电源电压时，消耗功率20mW，时钟速率为 50MHz，具有低抖动的时钟输出和正弦波输出 /三角波输出，控制字采用串行装载方式，窄带 SFDR72dB。AD9834 可以应用与测试设备
13、、慢速扫频仪、DDS 调频和数字调制等领域。二、 AD9834 的芯片封装与引脚功能AD9834 采用 TSSOP-20 封装，引脚封装形式如图 4-7 所示。AD9834TOP VIEW(Not to Scale)12345678910 11121314151617181920 IOUTBIOUTAGNDVINFSYNCSCLKSDATASLEEPRESETPSELECTFSELECTMCLKDGNDCAP/2.5VDVDDAVDDCOMPREFOUTF S A D J U S TS I G N B I T O U T图 4-7 AD9834 引脚排列其引脚功能如表 4-6 所示。 表 4-
14、6 AD9834 引脚功能引脚 符号 功能模拟信号和基准信号1 FS ADJUST满量程校准控制端。一个电阻(R SET)连接引脚 FS ADJUST 和引脚 AGND之间。电阻(R SET)用来定义满量程 DAC 电流的大小。(R SET 和满刻度电流之间的关系为 IOUT FULL SCALE=18VREFOUT/ RSET，一般，V REFOUT=1.20 V，R SET=6.8K2 REFOUT 电压基准输出。AD9834 在此引脚提供一个可用的、内部的 1.20V 基准电压。3 COMP DAC 偏置引脚端。此引脚被用来退耦 DAC 偏置电压17 VIN比较器输入。比较器可以将 DA
15、C 输入的正弦曲线转化为方波。将 DAC 输出输入到比较器之前，应该进行适当的滤波，以改善信号的不稳定性。当控制寄存器内的位 OPBITEN 和 SIGNPIB 被设置为“1”时，比较器输入端连接到VIN1920IOUTIOUTB电流输出。这是一个高阻抗电流源。一个阻值为 200 的负载电阻被连接在IOUT 与 AGND 之间。推荐在 IOUT/IOUTB 和 AGND 之间连接一个 20pF 的电容，以防止时钟的串绕反馈电源电压4 AVDD 模拟电路部分的电源电压正端。AV DD 取值范围为 2.35.5V。AV DD 与AGND 之间有一个 0.1F 的去耦电容5 DVDD 数字电路部分的电源电压正端。DV DD 取值范围为 2.35.5V。DV DD 与AGN
