《第三章组合逻辑电1》由会员分享，可在线阅读，更多相关《第三章组合逻辑电1（154页珍藏版）》请在金锄头文库上搜索。
1、第三章 组合逻辑电路,概述,一个数字系统通常包含有许多的数字逻辑电路。根据逻辑功能的特点不同，通常分为组合逻辑电路和时序逻辑电路。 所谓组合逻辑电路就是任意时刻的输出稳定状态仅仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。,第一节 组合逻辑电路的分析与设计,一、组合逻辑电路的分析,组合逻辑电路的分析可分为以下几步：,1. 分别用代号标出每一级的输出端；,2. 根据逻辑关系写出每一级输出端对应的逻辑关系表达式；并一级一级向下写，直至写出最终输出端的表达式,具体方法：由输入端逐级向后递推，写出每个门输出对应于输入的逻辑关系式，最后一定能推出最终输出对应于输入的逻辑关系式。,3.
2、列出最初输入状态与最终输出状态输出的真值表（注意：输入、输出变量的排列顺序可能会影响其结果的分析，一般按ABC或F3F2F1的顺序排列）；,4. 根据真值表或表达式分析出逻辑电路的功能。,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,4,逻辑图,逻辑表达式,例：,最简与或表达式,真值表,用与非门实现,电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑
3、关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。,电路的逻辑功能,二、组合逻辑电路的设计,组合逻辑电路的设计是根据某一具体逻辑问题的要求，得到实现这一逻辑功能的“最优”电路。 所谓“最优”的逻辑设计，往往需要综合考虑其指标。 在用小规模集成电路进行逻辑设计时，追求的目标是最少逻辑门数和最少的器件种类等，以达到最稳定、最经济的指标。 随着集成电路生产工艺的不断成熟，直接用中、大规模集成电路来实现给定逻辑功能的数字电路已成为目前逻辑电路设计的新思想。其“最优”设计的指标也转为追求合适的集成器件和集成块数的减少。,组合逻辑电路的一般设计方法：,
4、组合逻辑电路设计步骤：,1. 根据电路功能的文字描述，作出输入、输出变量的逻辑规定，将其输入、输出的逻辑关系用真值表的形式列出；,2. 通过逻辑化间，由真值表写出最简的逻辑函数表达式,真值表中输入变量的组合共有2n种，正好与最小项一一对应。因此，可以用真值表中输出等于1时所对应的最小项之和来表示输出的逻辑函数表达式。,3. 对输出的逻辑函数化简；,可以用代数法或卡诺图法将所得的函数化为最简与或表达式。,4. 作出逻辑电路图；,化简后的逻辑函数表达式是最简的“与或”形式，一般可用二级与非门来实现此逻辑。（因为与非/与非等于与或）,5.最后一步进行实物安装调试，这是最终验证设计是否正确的手段。,真
5、值表,电路功能描述,例1：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。,1,穷举法,1,2,逻辑表达式或卡诺图,最简与或表达式,化简,3,2,已为最简与或表达式,4,逻辑变换,5,逻辑电路图,用与非门实现,用异或门实现,真值表,电路功能描述,例2：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全
6、举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。,1,穷举法,1,2,2,逻辑表达式,3,卡诺图,最简与或表达式,化简,4,5,逻辑变换,6,逻辑电路图,3,化简,4,1,1,1,Y=,AB,+AC,5,6,设计步骤：,根据设计要求，设定三个输入变量A、B、C：,A为1时，表示A车间工作，反之为不工作。B为1时，表示B车间工作，反之为不工作。C为1时，表示C车间工作，反之为不工作。设定输出变量M和N:M为1时，表示M发电机工作，反
7、之为不工作。N为1时，表示N发电机工作，反之为不工作。,根据设计要求，列出输入、输出关系的真值表，如图所示,由真值表写出输出M、N的逻辑表达式：,用卡诺图法化简逻辑函数，如图所示，可得M、N的最简与或表达式：,用与非门涉及此逻辑函数的逻辑图。由于：,因此，可用与非门实现此逻辑，如图所示,例4设计一个用来判别一位8421BCD码是否大于5的电路。如果输入值大于5时，电路输出1；当输入小于等于5时，电路输出为0。,第一步：根据题意列出真值表。,由于8421BCD码每一位数是由四位二进制数组成，且其有效编码为00001001，而10101111是不可能出现的，故在真值表中当作任意项来处理。其值表如下
8、表：,第二步：根据真值表写出其化简过的与非表达式。,由卡诺图不难得到化简后的与非表达式为：,第三步：根据简化的与非表达式画出如图所示的逻辑电路图。,在设计过程中要注意考虑几个实际问题：,逻辑门输入端数的限制,输入变量的形式（原变量、反变量）,对电路信号传输时间的要求。,单输出函数与多输出函数,第二节 输入端的限制问题（扇入问题）,一、多余输入端的处理,上面介绍的是组合逻辑的一般设计方法，实际遇到的问题往往比较复杂。下面对设计过程常见的问题进行讨论。,1.多余输入端的处理,多余输入端的处理可分为两种情况加以处理：即输入端的逻辑关系是与逻辑关系还是或逻辑关系两种。,输入端为与逻辑时：对于TTL电路
9、可将多余输入端接高电平、与其它输入端并接或悬空（但在干扰比较严重的场合不能将多余输入端悬空）；对于CMOS的输入与逻辑只能接成高电平或输入端相并联，但不能悬空。,输入端为或逻辑时：无论对于TTL电路，还是CMOS电路可将多余输入端接低电平、与其它输入端并接。,2. 电路提供的输入端少于实际需要的输入端,对于处理集成电路的输入端少于实际电路需要的输入端的问题，要比处理输入有多余端复杂，通常采用分组的方法进行解决。下图你应该不难看懂。,二、扇出问题,在我们设计电路时，最终的电路可能存在一个门电路的输出带的负载非常多，可能超过器件的带负载能力，由于负载一般为同系列的门电路，故这问题通常叫做扇出问题。
10、,解决这种问题通过可通过两种方法来解决：一种是采用扇出系数大的门作为输出（通过在器件手册称为带缓冲的门），一般这种门的扇出可达20，这一般是可以满足要求的。另一种方法可采用分组的方法增加驱动能力，这与上图的工作原理类似。,1、产生竞争冒险的原因,在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。,产生竞争冒险的原因：主要是门电路的延迟时间产生的。,干扰信号,第三节 组合电路中的竞争冒险,我们在前面设计和分析电路时，没有考虑器件的延时问题，而实际的器件是存在延时的，竟争冒险现象就是由于器件的延时造成的，没有延时的话其将没有竟争冒险
11、。 上图中是在或与输入端的两个输入的变量正好相反，其实在与输入端的两个变量正好相反并且有延时的话同样会出现竟争冒险的现象。,结论：门电路中有两个输入信号同时向相反的电平跳变的现象叫做竞争。,竟争的结果，如果使稳态输出的逻辑关系受到短暂的破坏，出现不应有的尖脉冲，这种现象叫做冒险。,发生冒险的竞争叫做临界竞争；不发生冒险的竞争叫做非临界竞争。当发生临界时，若输出端出现负向干扰脉冲，叫做偏1冒险（或0型冒险）；若输出端出现正向干扰脉冲，叫做偏0冒险（或1型冒险）。偏0冒险和偏1冒险都是电路输出在稳态情况下的冒险，所以统称为静态冒险。,2 组合电路竞争冒险的判断,代数法,判断有没有竟争冒险现象，只要
12、判断任意一个与输入、或输入的变量是否出现两个输入变量相反、或两个输入变量相同但经过的路径不同，则可能存在竟争冒险的现象，这可以很方便用代数法加以判断。,一个输入变量：,多个输入变量：总有竞争冒险现象,Y=AB+C,卡诺图法,（偏1冒险）,（偏0冒险）,除上面的判断方法还可以用卡诺图进行判断，下图为前面卡诺图化简的一个例子，在这两种圈法中很显然其第二种更简单，第一种不是最简，但在竟争冒险的判断中，第一种不存在，而第二种却存在竟争冒险现象。利用卡诺图法进行判断的规则：观察卡诺图中的是否有两个圈相切但不相交，如有则存在竟争冒险现象。很显然其第二图是只相切但不相交，而第一个图是全部相交的，故其没有竟争
13、冒险现象。,(a),(b), 表格法,冒险由竞争引起。所以，一个组合电路是否产生冒险可以逐级列出真值表（为了排除功能竟争，在可能的情况下，输入变量的取值按循环码排列），查出每个门的输入是否有两个中间变量同时反向变化，产生竞争，如果有就存在静态冒险。如果某个们的中间变量，一个存在静态冒险，另一个又有跳变（两中间变量竞争），该门的输出就有动态竞争。,解：函数的逻辑电路如图所示。,2,3,4,5,L,真值表,由真值表可以看出，当B=C=0，A由0变为1时，中间变量Y、Z同时反向变化有竞争，故门4输出L存在偏0冒险。又由门5输入的中间变量X有跳变，所以电路输出F存在动态冒险。,小结：代数法是最基本的方
14、法，但不只观且繁琐。卡诺图法是代数法的直观表现，是一种比较方便的方法。表格法则便于计算机来判断。,3 消除冒险的方法,消除逻辑竞争引起的冒险，常用的方法有,一、引入封锁脉冲,在输入信号变化期间，引入一个与冒险脉冲（干扰脉冲）同步的封锁脉冲，把产生冒险的门封锁。,相与,二、引入选通脉冲,在产生冒险的门电路的输入端，引入一个选通脉冲，其作用是，封锁过渡状态，只有电路达到新的稳态之后才把门打开。所以选通脉冲是一种较宽的封锁脉冲,三、接入滤波电容,干扰脉冲很窄，可以在电路的输出端并接一个容量不大的电容，滤掉冒险脉冲,四、增加冗余项,所谓增加冗余项，就是在卡诺图上，加上一个与两相切卡诺图相交的一个圈（一
15、项），破坏相切性。加上此项（此圈）后，函数式再不可能化成Y=A+A或Y=AA的形式，从而消除了冒险。,当B=C=1时：,此法也称修改逻辑设计,本节小结,组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。组合电路的设计步骤：逻辑图写出逻辑表达式逻辑表达式化简列出真值表逻辑功能描述。组合电路的设计步骤：列出真值表写出逻辑表达式或画出卡诺图逻辑表达式化简和变换画出逻辑图。在许多情况下，如果用中、大规模集成电路来实
16、现组合函数，可以取得事半功倍的效果。,3.4.1 加法器 实现两个二进制数相加功能的电路称为加法器。加法器有一位加法器和多位加法器之分。,1.一位加法器 实现两个一位二进制数相加的电路称为一位加法器。一位加法器又分为半加器和全加器。 1) 半加器 只考虑本位两个一位二进制数A和B相加,而不考虑低位进位的加法,称为半加，实现半加功能的电路称为半加器。,半加器的真值表如表310所示。表中的A和B分别表示两个相加的一位二进制数,S是本位和,Cout是本位向高位的进位。,第四节 加法器及其应用,1、半加器,3.4.1 半加器和全加器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,2、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,
