《数字逻辑实验指导书》由会员分享，可在线阅读，更多相关《数字逻辑实验指导书（25页珍藏版）》请在金锄头文库上搜索。
1、1实验报告要求本课程实验报告要求用电子版。每位同学用自己的学号+班级+姓名建一个文件夹（如2010xxxxxxx 网络 3 班张三） ，再在其中以“实验 x”作为子文件夹，子文件夹中包括WORD 文档实验报告（名称为“实验 x 实验报告” ， 格式为实验名称、实验目的、实验内容，实验内容中的电路图用 EWB 中电路图复制粘贴）和实验中完成的各 EWB 文件（以其实验内容命名） 。2实验一 电子电路仿真方法与门电路实验一、实验目的1熟悉电路仿真软件 EWB 的使用方法。2验证常用集成逻辑门电路的逻辑功能。3掌握各种门电路的逻辑符号。4了解集成电路的外引线排列及其使用方法。5. 掌握用 EWB 设
2、计新元件的方法。二、实验内容1用逻辑门电路库中的集成逻辑门电路分别验证二输入与门、或非门、异或门和反相器的逻辑功能，将验证结果填入表 1.1 中。注：与门型号 7408，或门 7432，与非门 7400，或非门 7402，异或门 7486，反相器 7404.表 1.1 门电路逻辑功能表输 出输 入与门 或门 与非门 或非门 异或门 反相器B A L=AB L=A+B L=AB+L=AB0 00 11 01 12 用逻辑门电路库中的独立门电路设计一个 8 输入与非门，实现 ，写出L=ABCDEFGH逻辑表达式，给出电路图，并验证逻辑功能填入表 1.2 中。表 1.2 8 输入与非门逻辑功能表输
3、入A B C D E F G H 输 出 L1 1 1 1 1 1 1 10 1 1 1 1 1 1 10 0 1 1 1 1 1 10 0 0 1 1 1 1 10 0 0 0 1 1 1 10 0 0 0 0 1 1 10 0 0 0 0 0 1 10 0 0 0 0 0 0 10 0 0 0 0 0 0 03.用逻辑门电路库中的独立门电路设计一个与或非门，实现 ，写出逻辑L=AB+CDEFGH表达式，给出电路图，并验证逻辑功能填入表 1.2 中。表 1.2 8 输入与非门逻辑功能表输 入A B C D E F G H输 出L1 1 1 1 1 1 1 10 1 1 1 1 1 1 10
4、0 1 1 1 1 1 10 0 0 1 1 1 1 10 0 0 0 1 1 1 10 0 0 0 0 1 1 10 0 0 0 0 0 1 10 0 0 0 0 0 0 10 0 0 0 0 0 0 03实验二 组合逻辑电路设计实验目的1. 掌握组合逻辑电路的设计方法2. 掌握全加器的逻辑功能3. 掌握数据选择器的逻辑功能及用数据选择器实现逻辑函数的方法4. 掌握七段显示数码管的原理及显示译码器的设计方法。实验内容1. 用逻辑门电路库中的独立门电路设计一个全加器电路，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能填入表 2.1 中。表 2.1 全加器逻辑功能表输 入 输 出A B C
5、i-1 S Co0 0 0 0 00 1 0 1 01 0 0 1 01 1 0 0 10 0 1 1 00 1 1 0 11 0 1 0 11 1 1 1 12. 用数据选择器 74151 和适当的门电路实现全加器的逻辑功能，给出电路图并验证其逻辑功能与表 2.1 比较结果是否一致。3. 用逻辑门电路库中的独立门电路设计一个十六进制共阴极 7 段显示译码器，其译码输出真值表如表 2.2 所示，写出各输出端的逻辑表达式，给出其电路图，并用 EWB 仿真验证其功能。4A3 21 0Ya bcd Yef g0 10 0 1 0 0 1 0 0 1 0 1 10 1 1 0 1 1 01 1 1 1
6、 0 0 1 1 0 1 1 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1123456789ABCDEF5实验三 编码器及其应用实验目的掌握优先编码器的逻辑功能，学会编码器的级联扩展应用。实验内容 1. 验证优先编码器 4532 的逻辑功能，给出接线电路图，并按表 3.1 输入编码信号，将各输出端测试结果填入表 3.1 中。表 3.1 优先编码器 4532 逻辑功能表输 入 输 出EI I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 GS EO0 1 0 0 0 0 0 0 0 01 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 0
7、 0 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 12. 用 2 片 4532 级联扩展实现 16 线-4 线编码器的逻辑功能，画出逻辑电路图，给出EWB 接线电路图，并验证其逻辑功能填入表 3.2。设编码输入信号为 A15A0，编码输出信号为 L3L0。表 3.2 16 线-4 线优先编码器逻辑功能表输 入 输 出EI A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 L3 L2 L1 L0 GS EO0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 1
8、1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 16实验四 译码器及其应用实验目的掌握译码器的逻辑功能、级联扩展方法及实现逻辑函数的方法实验内容1. 验证 3-8 译码器 74138 的逻辑功能，给出接线电路图，并按表 4.1 输入编码信号，将各输出端测试结果填入表 4.1 中。表 4.1
9、3-8 译码器 74138 逻辑功能表输 入 输 出3E212A107Y654Y321Y00 X X X X X1 1 X X X X1 X 1 X X X1 0 0 0 0 01 0 0 0 0 11 0 0 0 1 01 0 0 0 1 11 0 0 1 0 01 0 0 1 0 11 0 0 1 1 01 0 0 1 1 12. 用 2 片 74138 级联扩展实现 4 线-16 线译码器的逻辑功能，画出逻辑电路图，给出EWB 接线电路图，并验证其逻辑功能填入表 4.2。设译编码输入信号为 B3B0，译码输出信号为 。150L表 4.2 4 线-16 线译码器逻辑功能表输 入 输 出B3
10、B2B1B0说150L明0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 13. 用 74138 译码器和适当的门电路实现逻辑函数 ，给出电FABCABC路图，并验证其逻辑功能填入表 4.3。7表 4.3 逻辑函数真值表输 入 输出A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 18实验五 触发器实验目的1 熟练掌握基本 SR 锁存器的逻辑功能与电路构成。2 掌握触发器的电路结构与
11、工作原理及状态转换时序关系。3 掌握不同逻辑功能触发器之间的相互转换。实验内容1. 用或非门构成基本 SR 锁存器，给出电路图，并用 EWB 仿真验证其逻辑功能填入表5.1 中。表 5.1 用或非门构成的基本 SR 锁存器功能表S R Q 功能（锁存器状态）0 00 11 01 12. 用与非门构成基本 SR 锁存器，给出电路图，并用 EWB 仿真验证其逻辑功能填入表5.2 中。表 5.2 用与非门构成的基本 SR 锁存器功能表SRQ 功能（锁存器状态）1 10 11 00 03. 用双向传输门电路 4066 和适当的门电路构成教材 P218 页图 5.3.3 所示的 74HC74 中的 D
12、触发器，给出电路图，并用 EWB 仿真验证其逻辑功能填入表 5.3 中。表 5.3 74HC74 中的 D 触发器功能输 入 现态 次态SRCPD nQ1n0 1 X X1 0 X X0 0 X X1 1 0 01 1 0 11 1 1 01 1 1 14. 用上升沿 D 触发器加适当的门电路实现 JK 触发器的逻辑功能，写出激励信号逻辑表达式，给出电路图，并用 EWB 仿真验证其逻辑功能填入表 5.4 中表 5.4 用 D 触发器实现的 JK 触发器的逻辑功能输入 现态 次态J K CP nQ1n0 0 090 0 10 1 00 1 11 0 01 0 11 1 01 1 15. 用下降沿
13、 JK 触发器加适当的门电路实现 D 触发器的逻辑功能，写出激励信号逻辑表达式，给出电路图，并用 EWB 仿真验证其逻辑功能填入表 5.5 中表 5.5 用 JK 触发器实现的 D 触发器的逻辑功能输入 现态 次态D CP nQ1n0 00 11 01 16.用 4 个下降沿 JK 触发器构成 4 位异步二进制计数器，给出电路图，并用 EWB 仿真验证其逻辑功能填入表 5.6 中输入 现态 次态CP 3210nnQ11320nnQ 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 111110实
14、验六 计数器及其应用实验目的 掌握集成同步二进制计数器的逻辑功能及实现其他进制的方法。实验内容1用 EWB 仿真验证 4 位同步二进制计数器 74163 的逻辑功能，并填入表 6-1 中。表 6-1 4 位同步二进制计数器 74163 的逻辑功能表输入 输出清零预置使能 时钟预置数据输入 计数输出 进位CRPECEPCETCLK D3D2D1D0Q3Q2Q1Q0TC0 x x x x x x x x1 0 x x 0 0 0 01 0 x x 1 1 1 11 1 0 0 x x x x x1 1 0 1 x x x x x1 1 1 0 x x x x x1 1 1 1 x x x x2用 2 片 74163 构成 8 位(模 28)同步二进制计数器，给出电路接线图，并用 EWB 仿真验证其逻辑功能。3用 4 片 74163 构成 16 位(模 216)同步二进制计数器，给出电路接线图，并用 EWB 仿真验证其逻辑功能。4分别采用反馈清零法和反馈置数法用 74163 和适当的逻辑门电路构成 10 进制同步计数器，给出电路接线图，并用 EWB 仿真验证其逻辑功能。5用 2 片 74163 和适当的逻辑门电路构成 129 进制(模 129)同步计数器，给出电路接线图，并用 EWB 仿真验证其逻辑功能。11电子电路的仿真0.1 概述随着电子技术的发展和市场竞争的加剧，电子产品的
