《数字电子线路课程设计---数字抢答器》由会员分享，可在线阅读，更多相关《数字电子线路课程设计---数字抢答器（14页珍藏版）》请在金锄头文库上搜索。
1、衡 阳 师 范 学 院物理实验报告册实验课程 数字电子线路课程设计 系 别：物理与电子信息科学系2011 级 电工（信）1（2）班姓名 学号 2013 年 6 月 8 日1题目：数字抢答器作 者: 指导老师: 陈列尊、李志强 方案设计（30 分）实验操作(40 分)实验报告（30 分） 总分科学性(10 分)规范性(10 分)创新性(10 分)实验能力(36 分)仪器设备（4 分）实验报告（30 分）注：90 分以上为优， 8089 为良，7079 为中，60-69 为及格，60 分以下为不及格评语:等级:设计要求1、基本部分设计一个智力竞赛抢答器，可同时供 8 名选手或者 8 名代表参加比赛
2、。给主持设置一个开关，用来控制系统的清零（编号显示数码管灭灯）和抢答器的开始。抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮， 编号立即锁存，并在 LED 数码管上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。2、发挥部分抢答器具有定时抢答的功能，且一次抢答的时间可以有主持人设定， （如 30S）。当节目主持人启动“ 开始”键后，要求定时器立即减计时，并用显示器显示，同时2扬声器发出短暂的声响，声响持续时间 0.5S 左右。参赛选手在设定的时间内抢答，抢答有效，定 时器停止工作，显示器上显示的选手的编号和抢答时刻的
3、时间，并保持到主持人将系统清零为止。一、方案设计1、抢答电路的设计设计电路如图 1 所示。电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管） ；二是禁止其他选手按键，其按键操作无效。工作过程：开关 S 置于清除端时，RS 触发器的 R、S 端均为 0，4 个触发器输出置 0，使 74LS148 的优先编码工作标志端0，使之处于工作状态。当开关 S 置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下 S5） ，74LS148 的
4、输出经 RS 锁存后，CTR=1,RBO=1,七段显示电路 74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR，使 74LS148 优先编码工作标志端，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的 此时由于仍为CTR，使优先编码工作标志端，所以 74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将 S 开关重新置“清除”然后再进行下一轮抢答。74LS148 为 8 线3 线优先编码器。图 1 抢答电路图抢答电路采用的方案所需要的元件清单如表 1 所示：表 1:抢答电路元件清单:元
5、件名称 型号规格 数量 (个)3电 阻 10 K 9数码管 共阴 174LS148 174LS279 1芯 片74LS48 1开 关 9发光二极管 12、倒计时电路的设计该部分主要由 555 定时器秒脉冲产生电路、十进制同步加减计数器 74LS192减法计数电路、74LS48 译码电路和 2 个 7 段数码管即相关电路组成。具体电路如图 2 所示。两块 74LS192 实现减法计数，通过译码电路 74LS48 显示到数码管上，其时钟信号由时钟产生电路提供。74192 的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉
6、冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管 DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，同时以后选手抢答无效。图 2 倒计时电路图倒计时电路采用的方案所需要的元件清单如表 2 所示：表 2:倒计时电路元件清单:元件名称 型号规格 数量 (个)555 174LS04 174LS192 2芯片74LS247 2474LS11 10.1uF 1电容10uF 168K 115K 1电阻1 K 1数码管 共阴 2发光二极管 1二、电路结构及工作原理1、抢答电路模块参考电路
7、如图 3。 5图 3 抢答电路图本部分电路应用到三块芯片 74LS184、74LS279、74LS247，其功能分别为编码、锁存、译码。该部分结构框图如图 4 所示。6清零选手抢答按 钮译 码电 路锁 存 器优先编码电 路显 示电 路主持人控制开关图 4 抢答电路结构框图该部分电路完成两个功能： 分辨出选手抢答的先后，同时译码显示出选手的编号，并锁定最先抢答的选手的编号。禁止其他选手抢答。该部分电路工作原理，以 S7 为例。当开关 SWSPST 闭合时，锁存器所有 R 端为 0，锁存器清零，锁存器输出端 Q 为 0。译码器 SN74LS247 的 BIRBO 为 0，编码器不工作，数码管无显示
8、。当开关 SWSPST 闭合后断开，抢答器处于等待工作状态。此时锁存器的 R 端为1，在没有选手按下开关之前，优先编码器的置数端为 1，根据其真值表可知输出端（GS、A0、A1、A20）为（1、1、1、1）锁存器保持先前的工作状态不变（即清零） ，同时对电容 C1 进行充电。当有选手按下开关时，例如选手 S7 按下开关，则优先编码器 74LS148 的 4 脚为 0，其它各输入端为 1。根据其真值表可知（GS、A0、A1、A20）为（0、0、0、0） ，再传人锁存器的 S 端，此时锁存器的 R 端为 1，根据真值表可知输出端（1Q、2Q、3Q、4Q）为（1、1、1、1） ，再将信号传人译码器
9、74LS247 进行编码，此时 BIRBQ 端为 1，译码器处于工作状态， （A、B、C）为（1、1、1）译码输出（a、b、c、d、e、f、g）为（0、0、0、1、1、1、1） ，传人数码管，显示为“7” 。同时电容放电使优先编码器 74LS148 的 GS 端为 1，禁止优先编码器工作，从而达到禁止选手抢答的目的。此时锁存器的 R1、S1 端都为 1，1Q 的输出状态保持其前面的状态不变。如再次抢答，则需主持人将开关 SW-SPST 闭合再次清零，再断开进入下一轮工作状态。 （1 为高电平，0 为低电平）2、倒计时电路模块由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路
10、对计数器进行预置，计数器的时钟脉冲由 555 构成的秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器 74LS192 进行设计，同时 74LS247译码显示出来。该部分的电路如图 5 所示。7图 5 倒计时电路图三、系统测试1、测试仪器表 3：测试仪器仪器名称 型号 编号万用表 TD9205A+ 自备直流稳压电源 TH-SS3022 20050780示波器 OSCILLOSCOPE MD252 20MHZ 2001180582、测试数据抢答电路中的 74HC148、74LS573、74HC247 所有引脚在不同状态下的电压数据填入下列表格中，并将表 5 到表 12 与表四的数据进行比较
11、，将发生变化的数据加粗。表 4：主持键清 0 后各引脚的电压（其中 VCC V， 单位：V）集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374LS247表 5：1 键按下后各引脚的电压 （其中 VCC V， 单位：V）集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374LS247表 6：2 键按下后各引脚的电压 （其中 VCC V， 单位：V）集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374L
12、S247表 7：3 键按下后各引脚的电压 （其中 VCC V， 单位：V）集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374LS247表 8：4 键按下后各引脚的电压 （其中 VCC V， 单位：V）集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374LS247表 9：5 键按下后各引脚的电压 （其中 VCC V， 单位：V）集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374LS2479表 10
13、：6 键按下后各引脚的电压 （其中 VCC V， 单位：V） 集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374LS247表 11：7 键按下后各引脚的电压（其中 VCC4.97 V， 单位：V）集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374LS247表 12：0 键按下后各引脚的电压（其中 VCC4.97 V， 单位：V）集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1674LS14874LS57374LS247通过上
14、述 9 个数据表格数的比较，再画出每块集成电路的功能表。74LS148 的功能表见表 13:表 13：74LS148 的功能表输入 输出EI 0 1 2 3 4 5 6 7 A2 A1 A0 GS EOH H H H H HL H H H H H H H H H H H H LL L L L L L HL L H L L H L HL L H H L H L L HL L H H H L H H L HL L H H H H H L L L HL L H H H H H H L H L HL L H H H H H H H H L L HH H H H H H H H H H H H H H7
15、4LS279 的功能表见表 14:表 14：74LS279 的功能表输入 输出1S2SRQL L L hL H H L H HH H L LH H H 1074LS247 的功能表见表 15：表 15：74LS247 的功能表输入 输出LT RBI D C B ABI/RBO a b c d e f g字形H H L L L L H L L L L L L H 0H L L L H H H L L H H H H 1H L L H L H L L H L L H L 2H L L H H H L L L L H H L 3H L H L L H H L L H H L L 4H L H L H H L H L L H L L 5H L H H L H L H L L L L L 6H L H H H H L L L H H H H 7H H L L L H L L L L L L L 8倒计时电路时序电路时序图，其中必须包括 NE555 的 Q 端，个位 74LS192 的QA、Q B、Q C、Q D、 ，十位 74LS192 的 QSA、Q SB、Q SC、Q
