《数字显示继电器设计报告》由会员分享，可在线阅读，更多相关《数字显示继电器设计报告（18页珍藏版）》请在金锄头文库上搜索。
1、编号 课题名称 数显时间继电器 2008 年 3 月目 录第一章 概述( 3 )第一节 设计目的与技术要求( 3 )第二节 框图与电路介绍( 3 )第三节 集成电路元件块介绍( 4 )第二章 单元电路介绍( 11 )第一节 电源部分( 11 )第二节 脉冲发生部分( 12 )第三节 时间设定部分( 13 )第四节 计数、译码、显示部分( 14 )第五节 放大输出部分( 14 )第三章 整机电路( 16 )第一节 电路原理图( 16 )第二节 元件清单( 17 )第三节 电路的改进( 18 )第四节 总结( 18 )第五节 参考文献( 18 )第一章 概述第一节 设计目的与技术要求一：设计目的学
2、会秒脉冲形成电路和数字电路的设计方法：掌握CD4518,CD4553,CD4511 等常用数字电路和 BCD 拨码开关；可控硅的应用；了解数字显示电路的扩展应用，了解产品设计的基本思路和方法。二：技术要求1、电源电压 AC220V；2、重复定时精度要求误差小于等于 0.5%，恢复时间小于等于 0.1%；3、定时范围 099 秒；4、显示部分无闪烁，稳定，清晰；5、输出具有两常开，两常闭，到达定时值后常开触点闭合， 常闭触点断开，输出驱动能力达 AC220V/2A；6、电路结构简单、体积小、成本低稳定性好，可商业化生产。第二节 框图与电路介绍一：电路框图二：电路介绍根据上面的电路框图我们可以看出
3、，本电路分为电源放大控制部分，脉冲发生部分，时间设定部分和计数部分，译码显示部分这五大块分组成。这个电路图以 CD4060 为核心组成一分频的脉冲发生器，脉冲一共分为两路，一路送往 CD4553（三位 BCD 码分时并行输出计数器） ，将 BCD 码送到 CD4511（4 线-七段锁存译码器/驱动去）驱动三位动态共阴数码管 SM420563。还有一路是送往 CD4518（双十进制同步计数器） ，共用两片 CD4518 组成一个三位数的 BCD 码静态计数器，计数当前数值与三位 BCD 码数码开关设定值相等同时，就会取出一个栓锁信号给 CD4553（三位BCD 码分时并行输出计数器）锁定，这时放
4、大电路工作驱动继电器，常开触点吸合，常闭触点断开。以上所说的就是此电路工作过程。第三节 集成电路元件块介绍一：CD4511（4 线七段锁存译码器/驱动器）芯片的简介1、CD4511 的引脚及功能介绍(1)、CD4511 的引脚CD4511 具有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱动 LED。其引脚图如 3-2 所示。 各引脚的名称：其中 7、1、2、6 分别表示 A、B、C、D；5、4、3 分别表示LE、BI、LT；13、12、11、10、9、15、14 分别表示 a、b、c、d、e、f、g。左边的引脚表示输入，右边表示输出，还有两个引脚8、16 分别表示的是 VDD、VSS
5、。 (2)、功能介绍BI：4 脚是消隐输入控制端，当 BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。LT：3 脚是测试输入端，当 BI=1，LT=0 时，译码输出全为 1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当 LE=0 时，允许译码输出。 LE=1 时译码器是锁定保持状态，译码器输出被保持在 LE=0 时的数值。A1、A2、A3、A4、为 8421BCD 码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平 1 有效。CD4511 的内部有上拉电阻，在输入端与数码管笔段端接
6、上限流电阻就可工作。2、CD4511 的工作原理 (1)、CD4511 的工作真值表输 入 输 出 LE BI LI D C B A a b c d e f g 显示 X X 0 X X X X 1 1 1 1 1 1 1 8X 0 1 X X X X 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 00 1 1 0 0 0 1 0 1 1 0 0 0 0 10 1 1 0 0 1 0 1 1 0 1 1 0 1 20 1 1 0 0 1 1 1 1 1 1 0 0 1 30 1 1 0 1 0 0 0 1 1 0 0 1 1 40 1 1 0 1 0
7、 1 1 0 1 1 0 1 1 50 1 1 0 1 1 0 0 0 1 1 1 1 1 60 1 1 0 1 1 1 1 1 1 0 0 0 0 70 1 1 1 0 0 0 1 1 1 1 1 1 1 80 1 1 1 0 0 1 1 1 1 0 0 1 1 90 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1
8、 1 0 0 0 0 0 0 消隐 1 1 1 X X X X 锁 存 锁存 （2）、锁存功能：译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端 LE 的电平状态。 当 LE 为“0”电平导通，TG2 截止；当 LE 为“1”电平时，TG1 截止，TG2 导通，此时有锁存作用。如图 3-3（3）译码功能：CD4511 译码用两级或非门担任，为了简化线路，先用二输入端与非门对输入数 据 B、C 进行组合，得出 、 、 、 四项，然后将输入的数据 A、D 一起用或非门译码。 （4）消隐功能：BI 为消隐功能端，该端施加某一电平后，迫使 B 端输出为低电平，字形消隐。消隐控制电路如图
9、 3-4 所示。 消隐输出 J 的电平为 ：J= =（C+B）D+BI如不考虑消隐 BI 项，便得 J=（B+C）D，据上式，当输入 BCD 代码从 1010-1111 时，J 端都为“1”电平，从而使显示器中的字形消隐。 (5)、8421 BCD 码对应的显示见下图 ：（6）、选用共阴极数码管，对于 CD4511 ，它与数码管的基本连接方式如下图 ：二：CD4060（14 位二进制串行计数器）芯片的简介、CD4060 的结构、各个引脚的功能7、5、4、6、14、13 和 15 脚分别代表 Q4Q10，1、2、3 脚分别代表Q12Q14，它们都是计数器的输出端。3 脚代表 Q14，是代表第 1
10、4 级计数器的反相输出端。9 脚为振荡输出端。10 脚为振荡输入端。11 脚为振荡反馈、控制输入。12 脚复位端， “1”有效。8 脚 VSS 代表接地。16 脚 VDD 代表接电源。、CD4060 的工作原理CD4060 是又一振荡器和 14 级二进制串行计数器位组成，振荡器的结构可以是 RC 或者晶振电路。CR 为高电平时，计数器清零并且振荡器使用无效。所有计数器位均有主从触发器。在 CP1 的非（和 CP0）的下降沿计数器以二进制进行计数。在时钟脉冲线行使用施密特触发器对时钟上升和下降的时间无限制。(4)、CD4060 的真值表三：CD4518（双二十进制加计数器）芯片的简介CD4518
11、 的结构各个引脚的功能1 脚和 9 脚分别代表 1CP 和 2CP 是时钟的输入端。7 脚和 15 脚分别代表 1CR 和 2CR 是清除复位端。2 脚和 10 脚分别代表 1EN 和 2EN 是计数允许控制端。3 脚6 脚分别代表 1Q01Q3 是计数器的输出端。11 脚14 脚分别代表 2Q02Q3 是计数器的输出端。8 脚 VSS 代表接地，16 脚 VDD 代表接电源。工作原理CD4518 为 BCD 加法计数器，由两个相同的同步 4 级计数器构成，计数器级为 D 触发器，具有内部可交换 CP 和 EN 线，用于在时钟上升沿或者下降沿加计数。在单个单元运算中，EN 输入保持高电平，并且
12、在 CP 上升沿进位，CR 线为高电平，计数器清零。计数器在脉冲模式下可级联，通过将 Q3 连接至下一计数器的 EN 输入端可实现级联，同时后者的 CP 输入保持低电平。如果要用时钟的上升沿触发计数，则信号又 CP 端输入，并 EN 端接高电平，如果要用时钟下降沿触发器计数，则信号又 EN 输入，并使 CP 端保持为低电平。Q1Q4 是 4 位二进制输出端，Q1 是最底位 Q4 是最高位，CR 是清零端，当在CR 端加高电平式正脉冲。做加计数时 Q1Q4 以状态 0000 到 1001（十进制 09）变化并循环，显然，又 1001 变为 0000 时 Q4 又高变低；产生一个下降沿脉冲，所以
13、Q4 可作多级计数器级联时上一级输出，因为是下降沿效，所以 Q4 应与高计数器的 EN 端相连。(4)、CD4518 真值表四：4553（三为 BCD 码分时并行输出计数器）芯片的简介、CD4553 的结构(2)、各个引脚的功能12 脚代表 CL 是时钟的输入端。CD4553 内部设置了整形电路，对输入时种计数脉冲的边沿无要求。11 脚代表 Dis 是时钟输入控制端。当 Dis=0 时，允许时钟脉冲输入，当Dis=1 时，禁止时钟脉冲输入。10 脚代表 LE 锁存控制端。LE=0 时，将 BCD 计数器输出的计数结果进行传送，当 LE=1 时将接口进行锁存。9 脚和 75 脚代表 Q1 到 Q
14、4 是 BCD 码输出端。2 脚，1 脚和 15 脚分别代表 DS1 非，DS2 非，DS3 非是数据选择输出端，即作为分时输出同步控制信号端，从而形成动态显示方式，低电平有效。即当DS1 非、DS2 非、DS3 非只有一个低电平时，通过多路转换器，Q1 到 Q4 分别输出个位计数器，十位计数器，百位计数器的计数值。在任一时刻，DS1 非、DS2 非、DS3 非只有一个低电平，并作周期循环，形成一个三位时序信号。4 脚和 3 脚分别代表 C1a 和 C1b 是外接定时电容，作为芯片内部扫描振荡器的内部时钟。在使用内部时钟时，C 的值一般可取 1000pf。13 脚是 MR 是复位端，当 MR=
15、1 时扫描振荡被禁止，DS1 非DS3 非均输出高电平，使得显示器消隐，同时三组 BCD 计数器全部清零。14 脚代表 0.f 是数据溢出端，当三位 BCD 计数器的计数由“999”至“000”时，即输入第 1000 个计数脉冲时，0.f 端输出一正脉冲，可为 CD4553 多级级联带来方便。8 脚代表 VSS 接地，16 脚代表 VDD 接电源。(3)、CD4553 工作原理CD4553 是含三位数字计数器、锁存器、多路复位器等电路的多功能记数芯片。记数脉冲输入 4553 的 12 脚，3、4 脚产生 1KMz 扫描信号，经多路复合器后，从 2 、 1、15 脚分别输出与个位、十位、百位相对应的时序负脉冲。如Q3Q2Q1Q0 端送出个位数据时， 为低电平，送出十位数据时， 为低电1DS2DS平，送出百位数据时， 为低电平。由
