《基于AT89S52单片机的模拟电梯设计》由会员分享，可在线阅读，更多相关《基于AT89S52单片机的模拟电梯设计（44页珍藏版）》请在金锄头文库上搜索。
1、题 目：基于 AT89S52 单片机的模拟电梯设计学院：完成日期：学生姓名：班级：专业： 电子信息科学与技术电信 101物理与电气学院摘 要：单片机即单片微型计算机（Single-Chip Microcomputer ） ，是集 CPU ,RAM ,ROM ,定时，计数和多种接口于一体的微控制器。其中 51 单片机是各种单片机中最为典型和最有代表性的一种,广泛应用于各个领域.电梯是集机械原理应用、电气控制技术、微处理器技术、系统工程学等多学科和技术分支于一体的机电设备，它是建筑中的永久垂直交通工具。本论文选择 AT89S52 为核心控制元件，使用宏晶公司的 STC89C51RC加外围器件作控制
2、单元，用数码管显示，使用单片机 C 语言进行编程制作了一个八层电梯模拟系统。其原理图可分为按键部分、显示部分、电机部分、最小系统部分。两个按键（一个电梯内，一个电梯外）对应一个楼层，另有开门、关门两个按键。芯片一旦检测到某楼层的按键被按下，就会在对应端口输出 5V 高电平驱动电机来到该楼层，程单序会延迟几分钟，等人进入电梯后，关门，去到要去的楼层。在整个过程中，数码管会显示楼层数。最小系统为单片机提供时钟信号和复位功能。 关键词：STC89C52 单片机 模拟电梯 四位一体数码管目 录一、设计任务 .11.1 设计内容与要求 .1二、硬件系统实现 .22.1 AT89S52 芯片简介 .22.
3、2 功能模块图 .22.3 显示模块 .32.4 复位开关模块 .42.5 振荡电路模块 .52.6 程序下载模块 .52.7 设计电路及连线 .6三、软件设计 .73.1 软件功能描述 .73.2 流程图设计 .83.3 单片机 C 语言程序 .8.8.8.9.9四、系统的调试 .114.1 硬件的调试 .114.2 软件的调试 .11五、设计心得 .11六、 参考文献 .13一设计任务1.1. 设计内容与要求随着现代高科技的发展，住房和办公用楼都已经逐渐向高层发展。电梯是高层宾馆、商店、住宅、多层仓库等高层建筑不可缺少的垂直方向的交通运输工具。1889 年美国奥梯斯升降机公司推出的世界上第
4、一部以电动机为动力的升降机，同年在纽约市马累特大厦安装成功。随着建筑物规模越来越大，楼层也越来越高，对电梯的调速精度、调速范围等静态和动态特性都提出了更高的要求。由于传统的电梯运行逻辑控制系统采用的是继电器逻辑控制线路。采用这种控制线路,存在易出故障、维护不便、运行寿命较短、占用空间大等缺点。电梯控制系统是比较复杂的一个大型系统，在计算机诞生的几十年里，继电器控制系统为电梯控制的发展做了巨大的贡献，但在性能上和 PLC 还是有本质上的差距。在科技的不断发展下，单片机控制系统很快可以解决抗扰性，成为方便有效的电梯控制系统。此单片机模拟电梯用绿色发光二极管组成的箭头来指示电梯当前是处于上升状态还是
5、下降状态,用数码管显示当前是处于哪一层,用红色发光二极管指示电梯走到哪一层会停.电源接通后,若没有人按下停止按键,它就以每层 2 秒的速度一直上下运行,若有人按下某一层的停止按键,它就会在相应的那一层停止 4 秒钟,并伴有开门和关门的声音提示。二 硬件系统实现2.1.AT89S52 芯片AT89S52低功耗高性能 CMOS 8 位单片机，片内 8k Bytes ISP(In-system programmable)的可反复擦写 1000 次的 FLASH 只读程序存储器，器件采用 ATMEL 公司之高密度、非易失性存储技术制造，兼容标准 MCS-51 指令系统及 80C51 引脚结构，片上 F
6、lash 允许程序存储器在系统可编程，亦适于常规编程器。单芯片上，拥有8 位 CPU 及在系统可编程 FLASH，使 AT89S52 为众多嵌入式控制应用系统提供高灵活、超有效之解决方案。AT89S52 之特点：40 个引脚，8k Bytes Flash 片内程序存储器，256 bytes 的随机存取数据存储器（RAM），32 个外部双向输入/输出（I/O）口，5 个中断优先级 2 层中断嵌套中断，2 个 16 位可编程定时计数器,2 个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。图 2.1 AT89S52 管脚图：AT89S52 功能：8k 字节 FLASH，256 字节 RAM
7、，32 位 I/O 口线，看门狗定时器，2 个数据指针，三个 16 位定时器/计数器，一 6 向量 2 级中断结构，全双工串行口，片内晶振及时钟电路。AT89S52可降至 0Hz 静态逻辑操作，支持 2 种软件可选节电模式。空闲模式下，CPU 停止工作，允许 RAM、定时器/计数器、串口、中断继续工作。P0 口8 位漏极开路之双向 I/O 口。作为输出口，每位能驱动 8 个 TTL 逻辑电平。对 P0 端口写“1”时，引脚用作高阻抗输入。访问外部程序和数据存储器时，P0 口亦被作为低 8 位地址/数据复用。在这种模式下，P0 不具有内部上拉电阻。在 FLASH 编程时，P0口亦用来接收指令字节
8、；在程序校验时，输出指令字节。程序校验时，需外部上拉电阻。P1 口有内部上拉电阻的 8 位双向 I/O 口，p1 输出缓冲器能驱动 4 个 TTL 逻辑电平。对 P1 端口写 “1”时，内部上拉电阻把端口拉高，此时可作输入口用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。对 P1 端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口用。作输入用时，被外部拉低的引脚因内部电阻，将输出电流（IIL）。此外，P1.0 及 P1.2 分别作定时器 /计数器 2 之外部计数输入（P1.0/T2）及时器/计数器 2 之触发输入（P1.1/T2EX），详见表 1 所示。在 f
9、lash编程及校验时，P1 口接收低 8 位地址字节。 表 2.1.1引脚号 第二功能P1.0 T2（定时器/计数器 T2 的外部计数输入），时钟输出P1.1 T2EX（定时器 /计数器 T2 的捕捉/重载触发信号和方向控制）P1.5 MOSI（在系统编程用）P1.6 MISO（在系统编程用）P1.7 SCK（在系统编程用）P2 口有内部上拉电阻的 8 位双向 I/O 口，P2 输出缓冲器能驱动 4 个 TTL 逻辑电平。对 P2 端口写“1”时，内部上拉电阻把端口拉高，此时可作输入口。作输入用时，被外部拉低的引脚因内部电阻，将输出电流（IIL）。 在访问外部程序存储器或用 16 位地址读取外部数据存储器，P2 口送出高八位地址。在这种应用中，P2口用很强的内部上拉发送 1。在用 8 位地址访问外部数据存储器时，P2 口输出 P2 锁存器之内容。在 FLASH 编程及校验时，P2 口亦接收高 8 位地址字节及一些控制信号。
