《浙江大学数电CHAP3-4》由会员分享，可在线阅读，更多相关《浙江大学数电CHAP3-4（32页珍藏版）》请在金锄头文库上搜索。
1、第四章 集成组合逻辑电路,集成组合逻辑电路功能的描述,逻辑功能表,逻辑函数,逻辑电路图,简化逻辑电路图 或框图,集成组合逻辑电路实现常用组合电路的功能,集成组合逻辑电路的规模通常可以扩展(扩展输入端),1 8线3线优先编码器CD4532,8线3线优先编码器规模扩展,例:将2个8线3线优先编码器扩展成16线4线,2 74HC138译码器,74HC138译码器规模扩展,例:将2个38译码器扩展成4/16译码器,74HC139(双2/4译码器) 规模扩展,例:将2片74HC139译码器扩展成4/16译码器,应用集成二进制译码器实现组合逻辑电路,*二进制译码器的输出对应地址的各最小项非*,*任意一个Z
2、是某些最小项之和*,例:用3/8译码器和门电路组成的一个四位奇偶校验器,应用集成二进制译码器实现组合逻辑电路,3 集成七段显示译码器74LS247,4 集成二进制加法器74HC283,74HC283规模扩展,例:将2个4位全加器74HC283扩展成8位全加器,4位全加器的其它应用,例:应用4位全加器实现4位无符号减法运算,4位全加器的其它应用,例:应用4位全加器将8421BCD代码变成2421BCD代码,5 74HC151数据选择器,74HC151规模扩展,例:用4片74HC151和一片74HC253四选一数据选择器连接成的32选1的数据选择电路,应用数据选择器实现组合逻辑电路,在要求实现的逻
3、辑函数中选择适当的变量从数据选择器的地址端输入。多余的变量从数据端加入。(当变量选得不同时，结果会不同)。,画出给定函数的卡诺图，求地址变量最小项所对应的数据输入端的逻辑关系。,画出要实现的逻辑函数的逻辑图,例：用74LS151八选一数据选择器实现,应用数据选择器实现组合逻辑电路,例：用74LS151八选一数据选择器实现,D,1,0,0,0,1,1,6 74HC85型集成四位数值比较器,74HC85规模扩展,例:将2个4位比较器74HC85扩展成8位比较器,74HC85规模扩展,例:将3个4位比较器74HC85扩展成10位比较器,74HC85规模扩展,例:将3个4位比较器74HC85扩展成10
4、位比较器,7 74HC1180奇校验器,例: 74HC1180奇校验器的应用,3.4.6应用PLD器件设计组合逻辑电路,低密度PLD器件的基本结构,低密度可编程逻辑器件分类,根据与阵列、或阵列和输出电路的结构分,只读存储器PROM,现场可编程逻辑阵列FPLA,可编程阵列逻辑PAL,通用阵列逻辑GAL,低密度PLD器件的结构特性,组合型PAL-低有效输出的固定结构,输入缓冲器一方面增加输入信号的驱动能力，另一方面产生互补输出。或门是一个固定的、8个输入端的或非门，输出为低电平有效,组合型PAL-可编程I/O结构,输出端具有三态缓冲器和输出反馈缓冲器。门G3的输出用于选通三态缓冲器。引脚配置较灵活
5、，I/O端数可以互相调剂，适合作总线驱动器、译码器、编码器和数据选择器等组合逻辑电路的设计,组合型PAL-可编程极性输出的固定结构,或非门的输出端接一只异或（XOR）门，当XOR门输入端的熔丝接地时，输出高有效；当XOR门输入端的熔丝断开或接电源时，输出低有效。有效地利用这个特性，可减少逻辑设计的复杂性,典型器件PAL16P8的部分逻辑图,开发低密度PLD器件的过程,在PLD器件开发环境下用硬件描述语言或原理图等描述具体的逻辑功能；,在PLD器件开发环境下编译、仿真逻辑功能的描述，检验逻辑功能的正确性；,在PLD器件开发环境下适配逻辑功能的描述，将逻辑描述映射至具体的PLD器件中，并得到编程所需的JEDEC文件；,将PC机与硬件编程器相连，将JEDEC文件下载至实际的PLD器件中；,校验编程后的PLD器件的逻辑功能是否满足设计要求，并完成整个设计。最后，器件交付使用,例，试用PLD器设计四位二进制比较器,设4位二进制比较器的输入为A=（a3,a2,a1,a0）2，B=(b3,b2,b1,b0)2，X、Y、Z分别对应输出A大于B，A等于B和A小于B,
