《2015年上半年网络工程师试题解析-比特培训》由会员分享，可在线阅读，更多相关《2015年上半年网络工程师试题解析-比特培训（32页珍藏版）》请在金锄头文库上搜索。
1、2015 年 上半年 网络 工程师 上 午 试 题 解 析 QQ： 957052659 I 2015 年 网络 工程师 上半年试题解析 网址： 联系 QQ： 957052659 QQ 群： 385124987 II 2015 年 上半年 网络 工程师 上 午 试 题 解 析 QQ： 957052659 3 第 1章 2015 年 上 半年试题解析 1.1 2015 年 上 半年 上 午试 题 解析 机器字长为 n位的二进制数可以用补码来表示 (1) 个不同的有符号定点小数。 (1)A.2n B.2n-1 C.2n-1 D.2n-1+1 试题答案： (1)A 【解析】 本题考查 计算机体系
2、结构中计算机科学基础内数据的表示知识点 。 本题中涉及到的数据描述如下： 机器字长 ： 机器字长也就是运算器进行定点数运算的字长，通常也是 CPU 内部数据通路的宽度。 原码 ：是计算机内一种编码形式，若真实值为 正数 ，该真实值的 原码 表达形式为左侧第一个 bit 为 符号位 ， 用 0 表示正号 ， 1 表示 负号 ， 右侧 其余位 为数据位，和真实值的数据位一致，保持不变 。 例如，字长为 8bit 的数据，其中左侧第一位为符号位，右侧 7bit 为数据位，十进制的真实值为 +1 时，其原码 编码为 +1原 =0 0000001 ，十进制的真实值为 -1 时，其原码编码为 1原 1 0
3、000001。 反码 ： 正数 的 反码与原码一样，负数 的 反码是对它的原码（除符号位外）各位取反。 如上字长， +1反 =0 0000001 1反 1 1111110。 机器中数据的表示有定点数和浮点数的表示方法，其中定点数的表示方法： 约定机器中所有数据的小数点位置是固定不变的。 实际存储又分为定点整数和定点小数，实际存储如 下图所示 ： 当存储模式为 定点整数时：表示该数据为一个 纯整数， 小数点位于最低位 Xn的右边 ，在计算机中被隐含，而不占用实际的存储位置。 X0为符号位 ， X1 到 Xn数据部分 。 当存储模式为 定点小数时：即表示为一个 纯小数，小数点约定位于 X0和 X1
4、之间 ，同样在计算机中“ 0.”被隐含而不占用实际的存储位置 。 X0为符号位 ， X1 到 Xn数据部分 。 下例中， 假设机器字长为 3bit，按照补码计算方法，定点整数的补码存储格式为： +1补 =0 01， -1补 1 11。 本例中字长为 3bit时，补码能表示的最大正数 为 +3 补 =0 11， 能表示的最小负数为 -4 补 =1 00（该编码 不是正常计算所得，为约定形成），负数的表示范围比正数的范围大 1个单位。 定点小数的补码存储格式为： +0.5补 =0 10， -0.5补 =1 10。 本例中字长为 3bit时，补码能表示的最大小数 为 +0.11 补 =1-2-2=1
5、-2-（ 3-1） =0 11， 能表示的最小负数为 -1 补 =1 00（该编码不是正常计算所得，为约定形成），所以从最小的 -1到最大 +0.11的编码分别为 ： 二进制真实值 -1 -0.11 -0.10 -0.01 -0.00 +0.00 +0.01 +0.10 +0.11 不同数据 个数总计 对应十进制真实值 -1 -（ 1-2-2） -1*2-1 -1*2-2 0 0 +1*2-2 +1*2-1 1*2-1+1*2-2=1-2-2 8个 相应补码形式 100 101 110 111 000 000 001 010 011 2n=23=8 个 各种码制下带符号数的表示范围如 下表 所
6、示 ： 题目中 机器字长为 n位的二进制数的有符号定点小数 ， 用补码来表示 范围为 -1、 -0.11111 ， -0.11110 ， -0.00001到 0.00000 ，正数从 0.00001,0.00010 到 0.11111 （即 +1-2-（ n-1） ） ， 个数 共计为 2n个数。 本题选择 A选项。 计算机中 CPU对其访问速度最快的是 (2) 。 (2)A.内存 B.Cache C.通用寄存器 D.硬盘 试题答案： (2)C 【解析】 本题考查 存储器的分层结构知识点。 一个存储器的性能通常用速度、容量、价格三个主要指标来衡量。计算机对存储器的要求是容量大、速度快、成本低，
7、需要尽可能地同时兼顾这三方面的要求。但是一般来讲，存储器速度越快，价格也越高，因而也越难满足大容量的要求。目前通常采用多级存储器体系结构， 使用高速缓冲存储器、主存储器和外存储器 ，如下图所示： 图中最顶层为 CPU，在 CPU内部的存储器为寄存器， 在计算机领域， 寄存器 是 CPU内部的元件，包括 通用寄存器 、专2015 年 上半年 网络 工程师 上 午 试 题 解 析 QQ： 957052659 4 用寄存器和 控制寄存器 。寄存器拥有非常高的读写速度，所以在寄存器之间的 数据传送 非常快。 寄存器 是最顶端，也是系统获得操作资料的最快速途径。一个机器内部通常有多个寄存器，例如， x
8、86内部定义八个 32 位元 寄存器 。 本题中答案选择 C。 CPU能直接访问的存储器称为内存储器（简称内存），包括高速缓冲存储器和主存储器。 CPU不能直接访问的存储器称为外存储器（简称外存，也叫辅助存储器），外存的信息必须调入内存才能被 CPU 使用。 高速缓冲存储器（ Cache）是计算机系统中的一个高速、小容量的半导体存储器，它位于高速的 CPU和低速的主存之间，用于匹配两者的速度，达到高速存取指令和数据的 目的。和主存相比， Cache的存取速度快，但存储容量小。 主存储器，简称主存，是计算机系统的主要存储器，用来存放计算机正在执行的大量程序和数据，主要由 MOS 半导体存储器组成
9、。 外存储器，简称外存，是计算机系统的大容量辅助存储器，用于存放系统中的程序、数据文件及数据库。与主存相比，外存的特点是存储容量大，位成本低，但访问速度慢。目前，外存储器主要有磁盘存储器、磁带存储器和光盘存储器。 计算机中 CPU的中断响应时间指的是 (3) 的时间。 (3)A.从发出中断请求到中断处理结束 B.从中断处理开始到中 断处理结束 C.CPU分析判断中断请求 D.从发出中断请求到开始进入中断处理程序 试题答案： (3)D 【解析】 本题考查计算机体系结构中中断部分知识点。 计算机工作的过程是执行指令的过程，当出现某种不可预知的事件时，需要打断 CPU正在执行的工作，让 CPU去完成
10、更加重要的任务，待事件处理完成后，又回到原来程序的断点继续执行。 当事件发生时向 CPU发出的请求，称为中断请求，对中断请求进行响应并处理的部件，称为中断系统。 中断处理过程： CPU在执行完一条指令时，如果外设向 CPU发出中断请 求，那么 CPU在满足响应条件的情况下，将发出中断响应信号，同时关闭中断，表示不再受理另外一个设备的中断，并保存被中断程序的断点（即程序计数器 PC的内容，寄存器的内容以及状态等信息 )到堆栈中。 CPU将在中断向量表中寻找中断请求源，找出该中断服务程序的入口地址（中断向量值），并装入 PC 中，准备执行相应的中断服务程序。以上过程由硬件完成， 这个过程消耗的时间
11、为中断响应时间 ， 即从发出中断请求到开始进入中断处理程序这段时间为中断响应时间。 待中断处理程序完成后，将刚才保存的现场恢复，继续执行被中断的程序，整个过程消耗的 时间为中断处理时间。 本题选择 D选项。 总线宽 度为 32bit，时钟 频率为 200MHz,若总线上每 5个时钟周期传送一个 32bit的字，则该总线的带宽为 (4) MB/S。 (4)A.40 B.80 C.160 D.200 试题答案： (4)C 【解析】 本题考查计算机体系结构中 总线 部分知识点。 时钟周期：为了使计算机各部件同步工作，计算机中有一个脉冲源，通常是晶振，这个脉冲源产生主振脉冲，一个主振完整的脉冲持续时间
12、，或时间间隔称为时钟周期。 时钟频率：指 CPU 内部 晶振所产生脉冲的频率，一秒钟产生的主振次数。本题中时钟频率为 200MHz,即每秒产生200M 次脉冲。 总线宽度：总线能同时传送的数据的二进制位（ bit）数，如 16 位总线、 32 位总线指的就是总线具有 16 位或 32 位的数据传输能力。 总线频率：总线的实际工作频率，也就是一秒钟传输数据的次数，是总线工作速度的一个重要参数，工作频率越高，速度越快，总线频率通常用 MHz 表示：如 33MHz、 100 MHz、 400 MHz、 800 MHz 等， 1Hz = 1 次 /s，本题中总线上每 5 个时钟周期传送一个 32bit
13、 的字，即总线频率 为时钟频率的 1/5，总线频率 =200MHz/5=40MHz 总线带宽：总线本身所能达到的最高数据传输速率，单位是兆字节每秒（ MB/s）， 总线带宽与总线宽度和总线频率的关系： ( M H z ) 总线频率( b i t / B ) 8 ( b i t ) 总线宽度( M B / s ) 总线带宽 本题中 ： 总线的带宽 =40MHz 32bit/8bit=160MB,此处 1M=106， 选择 C选项。 以下关于指令流水线性能度 量的叙述中，错 误的是 (5) 。 (5)A.最大吞吐率取决于流水线中最慢一段所需的时间 B.如 果流水线出现断流，加速比会明显下降 C.要
14、使加速比和效率最大化应该对流水线各级采用相同的运行时间 D.流水线采用异步控制会明显提高其性能 试题答案： (5)D 【解析】 本题考查计算机体系结构中 指令流水线 部分知识点。 指令流水线的概念就是将一条指令分解成一连串执行的子过程，在 CPU中变一条指令的串行执行子过程为若干条指令的子过程在 CPU中重叠（并行）执行。 最大吞吐率 ：指流水线在连续流动达到稳定状态后所得到的吞吐率。 实际吞吐率：指实际工作中流水线的吞吐率，因流水线开始时总需要一段建立时间，另有一些原因导致流 水线会断流，流一段时间，停一段时间，因此流水线的实际吞吐率 TP 总比 TPmax 小的多。 加速比（ SP,Spe
15、edup Ratio）：表示流水线方式相对非流水线顺序串行方式速度提高的比值。 2015 年 上半年 网络 工程师 上 午 试 题 解 析 QQ： 957052659 5 对于流水线的子过程所用时间不一样长，如 错误 !未找到引用源。 所示 。流水线中 t2 3 t1 3 t3 3 t4 3t，则完成 n个任务所需时间为： ，其中 为运行完单条指令的所有子过程需要的时间， tj表示最长的子任务执行时间。 最大吞吐率 为： TPmax 1/max ti=1/ t2，故本题中 A.最大吞吐率取决于流水线中最慢一段所需的时间说法正确。 实际的吞吐率为 ： ， 加速比为： Sp= n* / 流水线瓶颈子过程 ： 当子过程所用时间不一样时，需要在子过程之间设置接口锁存器，暂时存储上一子过程的数据，并且需要让各锁存器再接受同一时钟脉冲同步，时钟脉冲的周期应该定义为 max tj ，则流水线中经过时间最长的子过程称为瓶颈子过程，为避免设计和管理过于
