12位高可靠性ADC设计(学位论文-工学)

上传人:飞*** 文档编号:2665133 上传时间:2017-07-26 格式:DOCX 页数:58 大小:1.21MB
返回 下载 相关 举报
12位高可靠性ADC设计(学位论文-工学)_第1页
第1页 / 共58页
12位高可靠性ADC设计(学位论文-工学)_第2页
第2页 / 共58页
12位高可靠性ADC设计(学位论文-工学)_第3页
第3页 / 共58页
12位高可靠性ADC设计(学位论文-工学)_第4页
第4页 / 共58页
12位高可靠性ADC设计(学位论文-工学)_第5页
第5页 / 共58页
点击查看更多>>
资源描述

《12位高可靠性ADC设计(学位论文-工学)》由会员分享,可在线阅读,更多相关《12位高可靠性ADC设计(学位论文-工学)(58页珍藏版)》请在金锄头文库上搜索。

1、硕士学位论文12 位 高 可 靠 性 ADC 设 计THE DESIGN OF 12-BIT HIGH-RELIABILITYANALOG-TO-DIGITAL CONVERTER邓 增 明哈 尔 滨 工 业 大 学2013 年 6 月国 内 图 书 分 类 号 : TN47 学 校 代 码 : 10213国 际 图 书 分 类 号 : 621.3 密 级 : 公 开工 学 硕 士 学 位 论 文12 位 高 可 靠 性 ADC 设 计硕 士 研 究 生: 邓 增 明导 师:王 明 江 教 授申 请 学 位: 工 学 硕 士学 科: 微 电 子 学 与 固 体 电 子 学所 在 单 位:深 圳

2、 研 究 生 院答 辩 日 期: 2013 年 6 月授 予 学 位 单 位 : 哈 尔 滨 工 业 大 学Classified Index: TN47U.D.C: 621.3Dissertation for the Master Degree in EngineeringTHE DESIGN OF 12-BIT HIGH-RELIABILITYANALOG-TO-DIGITAL CONVERTERCandidate: Deng ZengmingSupervisor: Prof.Wang MingjiangAcademic Degree Applied for: Master of Engin

3、eeringSpeciality: Micro-electronics and Solid-stateElectronicsAffiliation: Shenzhen Graduate SchoolDate of Defence: June, 2013Degree-Conferring-Institution: Harbin Institute of Technology-I-哈 尔 滨 工 业 大 学 工 学 硕 士 学 位 论 文摘 要随 着 数 字 信 号 处 理 技 术 的 不 断 发 展 以 及 集 成 电 路 工 艺 水 平 的 不 断 提 高 ,图 形 、 视 频 音 频 、 无

4、 线 通 信 等 领 域 的 片 上 系 统 芯 片 性 能 越 来 越 强 大 , 而 这 些芯 片 通 常 都 是 以 数 字 信 号 的 形 式 来 处 理 任 务 。 在 数 字 集 成 电 路 设 计 越 来 越 重要 的 同 时 , 芯 片 上 模 拟 集 成 电 路 的 部 分 逐 渐 成 为 影 响 芯 片 整 体 性 能 提 升 的 重要 因 素 。模 数 转 换 器 ( Analog Digital Converter, 简 称 ADC) 作 为 将 模 拟 输 入 电压 转 换 成 数 字 编 码 输 出 的 功 能 接 口 电 路 , 在 数 字 信 号 处 理 芯 片

5、 和 芯 片 外 的 信号 输 入 之 间 , 起 到 了 沟 通 桥 梁 的 工 作 。 本 论 文 选 择 的 流 水 线 架 构 模 数 转 换 器( Pipelined ADC) 作 为 一 种 能 在 高 速 和 高 精 度 两 方 面 取 得 较 好 折 中 的 电 路 ,具 有 很 高 的 实 际 应 用 价 值 。本 课 题 设 计 的 ADC 电 路 采 用 GSMC 0.18m CMOS 数 模 混 合 信 号 工 艺 ,目 标 是 其 可 以 集 成 在 智 能 家 居 产 品 中 的 微 控 制 器 芯 片 上 。 本 论 文 的 主 要 工 作有 :1.完 成 了 对

6、 整 个 ADC 电 路 系 统 的 架 构 设 计 , 对 每 级 流 水 线 ADC 电 路 进行 了 设 计 和 仿 真 , 并 且 为 了 提 高 ADC 电 路 的 可 靠 性 , 对 每 一 级 进 行 了 精 细地 参 数 调 整 和 测 试 ;2.完 成 了 Pipelined ADC 电 路 中 功 能 模 块 的 设 计 和 仿 真 , 包 括 : 精 确 的 两相 不 交 叠 时 钟 电 路 的 设 计 ; 为 运 算 放 大 器 提 供 电 压 偏 置 的 偏 置 电 路 的 设 计 ;开 关 电 容 采 样 保 持 电 路 的 设 计 ; 高 速 预 放 大 锁 存

7、比 较 器 、 高 性 能 运 算 放 大 器的 设 计 ; 数 字 延 时 与 校 准 电 路 的 设 计 。最 终 对 流 水 线 ADC 电 路 的 整 体 仿 真 显 示 , 这 个 电 路 在 40MHz 采 样 频 率下 工 作 正 常 , 精 度 达 到 了 12 位 , 是 一 个 高 速 高 精 度 的 ADC 电 路 , 达 到 了 最初 的 设 计 目 标 。关 键 词 : 模 数 转 换 器 ; 流 水 线 ; 高 可 靠 性 ; 高 速-I-哈 尔 滨 工 业 大 学 工 学 硕 士 学 位 论 文AbstractWith the development of dig

8、ital signal processing technology andintegrated circuit manufacturing process, the performance of graphic, video,audio, wireless communications and other fields SOC chip is becoming moreand more powerful. Most of these chips, they use digital signals to completetheir tasks. As the design of digital

9、circuits are becoming increasingly important,analog circuits on the SOC chip has gradually become a bottleneck affecting thechips performance.ADC, Analog to Digital Converter (ADC), which is applied to convert theanalog input to a digital code according to the certain rules, is the bridge thatconnec

10、ts the real world analog signals to the electronic system digital signal s.This thesis chose one kind of architecture named pipelined ADC, its high-speedand high-precision can meet the initial requirements, and it could have a highpractical value in many aspects.The integrated circuit in this thesis

11、 is based on GSMC 0.18m CMOSprocess, and it is aimed to be integrated in the microcontroller chip, which willbe installed in smart house applications. The main work of this thesis includes:1. The entire ADC circuit system architecture is designed, and simulation foreach stage is completed. In order

12、to improve the reliability of ADC circuits,each stage has been carefully adjusted;2. The function module design and simulation is completed, including: precisetwo-phase non-overlapping clock circuit design; voltage bias circuit design;switched capacitor sample and hold circuit design; high-speedpre-

13、amplification latched comparator, high-performance operationalamplifier design; digital delay and calibration circuit design.The overall chip simulation results show that this ADC can operate well at40MSPS in 12 bits. The design of pipelined ADC meets the original goals.Keyword: analog-to-digital convertor, pipeline, high-reliability, high-speed-II-哈 尔 滨 工 业 大 学 工 学 硕 士 学 位 论 文目 录摘 要 .IABSTRACT . II第 1 章 引 言 . 11.1 课 题 背 景 及 研 究 意 义 . 11.2 国 内 外 研 发 历 史 与 现 状 . 21.3 本 文 主 要 内 容 . 3第 2 章 流 水 线 ADC 电 路 的 工 作 原 理 . 42.1 流 水 线 ADC 的 工 作 原 理 . 42.2 流 水 线 ADC 的 优 势 . 52.3 流 水 线 ADC 的 误 差 因 素 .

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 毕业论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号